移動度劣化のない高誘電率ゲート絶縁膜MOSFETの作製および移動度の解析

点击翻译按钮获取中文摘要

本研究の目的はHigh-k/Si直接形成とキャリア移動度低下抑制を可能とするHigh-kゲートスタック構造を実験的に検証することである。広く研究されているHf系材料は、移動度低下抑制のためSiO2界面層を挿入しているが、SiO2界面層が微細化の下限界を引き上げてしまう。またHf系材料の場合、絶縁膜堆積後の熱処理によってSiO2界面層が成長してしまいSiO2等価換算膜厚(EOT)が増加してしまう。これまでに我々はLa203という材料をゲート絶縁膜に用いることで、SiO2界面層のないHigh-k/Si直接形成が可能であることを実験的に見出した。本年度は800度という高温で熱処理を行うことで、La203/Si界面にLa-silicateを形成し界面準位をDit=1,6x10^<11>[cm^<-2>eV^<-1>]まで低減できることを明らかにした。従来のSiO2/Si界面に比べるとまだ大きな値であるが、計算によりもとめた理想C-V曲線と実験結果が完全に一致する結果を得た。この結果、MOSFETの移動度の改善が見られた。これは良好なLa-silicate/Si界面が形成されていることを示唆している。さらなる移動度向上を目指し、800度の熱処理後に稀釈酸素雰囲気中熱処理によるLa-silicate中への酸素導入を試みた。High-k膜はイオン性が強く本質的に酸素欠陥が形成されやすい。この酸素欠陥が移動度低下の大きな原因であると考えられる。最適なデバイス構造およびプロセス条件下では、La-silicateの増膜は確認されずに、移動度を改善することに成功した。さらに800度の高温熱処理中のEOT増加を抑制するために、金属電極上にSiを堆積した。これは熱処理中のsilicate反応が酸素によって引き起こるために、外部雰囲気からの過剰な酸素混入をSi堆積層によって抑制するためである。この実験により、EOTの低減と良好な界面特性の両立を可能にした。さらに本手法を用いて作製したnMOSFETの移動度は世界最高クラスの値を示した。