权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Study on poly-Si junctionless nanowire transistors

多晶硅无结纳米线晶体管的研究

基本信息

批准号：
19J11094
负责人：
アンミンジュ
金额：
$ 1.09万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2019
资助国家：
日本
起止时间：
2019-04-25 至 2021-03-31
项目状态：
已结题

项目摘要

In this works, we successfully implemented high performance GAA poly-Si JL NW transistors especially with ideal SS characteristics even in poly-Si based transistor with high density of trapping states at grain boundaries. In addition, relatively small VT variability characteristic was achieved even in JL structure which usually suffer from severe random dopant fluctuation due to high channel concentration. These achievements are mainly originated from the high quality of poly-Si channel by improved fabrication processes including B segregation and F passivation effects.

在这项工作中，我们成功地实现了高性能的GaA多晶硅JL NW晶体管，特别是在具有高晶界陷阱态密度的多晶硅晶体管中也具有理想的SS特性。此外，JL结构由于沟道浓度较高，通常会受到严重的随机掺杂波动，因此即使在JL结构中也能获得相对较小的VT变化特性。这些成果的取得主要得益于多晶硅沟道的高质量以及改进的制造工艺，包括B偏析和F钝化效应。

项目成果

期刊论文数量（12）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

Superior subthreshold slope of gate-all-around (GAA) p-type poly-Si junctionless nanowire transistors with highly suppressed grain boundary defects

具有高度抑制晶界缺陷的环栅 (GAA) p 型多晶硅无结纳米线晶体管的卓越亚阈值斜率

DOI：
发表时间：
2020
期刊：
影响因子：
0
作者：
Min-Ju Ahn;Takuya Saraya;Masaharu Kobayashi;and Toshiro Hiramoto
通讯作者：
and Toshiro Hiramoto

Variability and Corner Effect of GAA p-Type Poly-Si Junctionless Nanowire/Nanosheet Transistors

GAA p 型多晶硅无结纳米线/纳米片晶体管的变异性和角效应

DOI：
发表时间：
2020
期刊：
影响因子：
0
作者：
Min-Ju Ahn;Takuya Saraya;Masaharu Kobayashi;and Toshiro Hiramoto
通讯作者：
and Toshiro Hiramoto

Superior subthreshold characteristics of gate-all-around (GAA) p-type junctionless poly-Si nanowire transistor with ideal subthreshold slope

具有理想亚阈值斜率的环栅 (GAA) p 型无结多晶硅纳米线晶体管的卓越亚阈值特性

DOI：
发表时间：
2020
期刊：
Japanese Journal of Applied Physics
影响因子：
1.5
作者：
Min-Ju Ahn;Takuya Saraya;Masaharu Kobayashi;Naomi Sawamoto;Atsushi Ogura;and Toshiro Hiramoto
通讯作者：
and Toshiro Hiramoto

Steep Slope (<60mV/dec) and Hysteresis Characteristics in Junctionless SOI Transistors at Low Drain Voltage of 50mV

无结 SOI 晶体管在 50mV 低漏极电压下的陡峭斜率 (<60mV/dec) 和迟滞特性