In-Storage Accelerator Architectures for Large-Scale Sparse Matrix Processing

用于大规模稀疏矩阵处理的存储内加速器架构

• 批准号: 21K17720
• 负责人: CHU ThiemVan
• 金额: $ 3万
• 依托单位: Tokyo Institute of Technology
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Early-Career Scientists
• 财政年份: 2021
• 资助国家: 日本
• 起止时间: 2021-04-01 至 2024-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-21K17720/
• 关键词: 疎行列処理; データフロー; アクセラレータ; FPGAプロトタイピング; インストレージコンピューティング; FPGA

疎行列処理に関する包括的なアーキテクチャの実現を目指して，昨年度は，疎行列関連の主な基本演算である，疎行列と疎行列の積（SpMM）を高速化するアーキテクチャ／マイクロアーキテクチャの研究を行い，ハードウェアプロトタイプとしてFPGA実装を進めてきた．具体的には，SpMMをより効率的に処理する，一昨年度に提案した新しいデータフローをベースにアーキテクチャ／マイクロアーキテクチャの詳細な設計とRTL実装を行った．SpMMの基本的な処理データフローとして，inner product, outer product, row/column-wise productが挙げられる．Inner productでは，入力行列を繰り返し何度も読み込む必要があり，インデックスがマッチしている要素同士のみの乗算を行うため，メモリアクセス量が膨大になるわりに，無効なものが多い．この問題は，入力行列の密度が低ければ低いほど深刻となる．そこで，本研究は，疎行列により相性が良いouter productとrow/column-wise productをベースにより効率的な処理データフローとその特徴に合ったアーキテクチャ／マイクロアーキテクチャを設計した．初期評価では，機能レベルのシミュレータを開発し，全体の性能や消費電力に大きく影響する外部メモリアクセス量に着目してSpArchという代表的な最先端SpMM処理アーキテクチャと比較を行った．この成果を2022年並列／分散／協調処理に関するサマー・ワークショップ (SWoPP2022)で発表した．以上の有望な結果を踏まえて，アーキテクチャ／マイクロアーキテクチャの設計とRTL実装を行い，AMD-Xilinx社のAlveoアクセラレータカードで動かして詳細な評価を進めている．

In order to improve the speed of the research on the matrix processing, including the realization of the matrix processing, the FPGA implementation has been improved in the past year. The detailed design and installation of SpMM are carried out in detail. The basic processing of SpMM is carried out in detail.Inner product, outer product, row/column-wise product. Inner product, inner product, outer product, row/column-wise product. In addition, the number of elements in the same category is increased, and the number of elements is increased. The problem is that the density of the force train is low, low, deep. This study is based on the design of row/column-wise product. The initial evaluation is that the performance of the whole unit is greatly affected by the power consumption. The external power consumption is mainly affected by the performance of the unit. This achievement will be announced in 2022 for parallel/decentralized/coordinated processing (SWoPP2022). The above results are expected to be implemented in the design and RTL implementation of AMD-Xilinx's Alveo Access Control System.

项目成果

外部メモリアクセス抑制による高効率疎行列積アクセラレータの研究

抑制外部存储器访问的高效稀疏矩阵乘积加速器研究

• 发表时间: 2022
• 作者: M. Ahookhosh;A. Themelis;and P. Patrinos;Andreas Themelis;Akram Ben Ahmed;廖望;永原雄大，安藤洸太，川村一志，劉載勲，本村真人，Thiem Van Chu
• 通讯作者: 永原雄大，安藤洸太，川村一志，劉載勲，本村真人，Thiem Van Chu

A High-Performance and Flexible FPGA Inference Accelerator for Decision Forests Based on Prior Feature Space Partitioning

基于先验特征空间划分的决策林的高性能、灵活的 FPGA 推理加速器

• 发表时间: 2021
• 作者: Thiem Van Chu;Ryuichi Kitajima;Kazushi Kawamura;Jaehoon Yu;Masato Motomura
• 通讯作者: Masato Motomura