CPLD評価ボード上での実機検証をゲームプログラムで可視化するVHDL演習実験

点击翻译按钮获取中文摘要

【研究目的】本学4年の演習実験において、シミュレーションソフト'ModelSim'を使用した、VHDL演習実験を行っている。回路を設計・作成後、シミュレーションし、波形や信号を視認している。前半は、基本回路等を作成し、操作手順を習得する。後半は、状態遷移図・遷移表、特性方程式から入出力論理式を求め、n進カウンターとステートマシーンの設計手法を理解し、自動販売機回路等の設計・作成を行う。この実験の欠点は、検証を単調な波形等で視認するため、正常動作時の達成度の度合いが実機での検証と比較して低く、学生の学習意欲の向上に偏りが生じることである。そこで、取組み意識を強く持つことでこれを改善しようと、検証時の入出力信号をパソコンに取込み、学生に興味を持たせるゲームプログラムでの検証ができる、CPLD評価ボードを製作し、それを用いた新たなVHDL演習実験を開発する【研究方法】CPLD評価ボードについては、1)ユニバーサル基板上に、仕様に沿った評価ボードを試作し、USBテストプログラムで動作検証を行う。2)プリント基板CADを用いて、新規部品ライブラリから回路パターンを作成し、基板製造を行う。3)EDAツールを用いて、回路構成をムーア型とする自動販売機回路を作成し、評価ボードへの書込みを行う。自動販売機プログラムについては、4)効果音やアニメーション機能等を用い、評価ボードを操作する度にディスプレ上に現在の自動販売機の状態と状態遷移図を展開する。【研究成果】・仕様に沿った評価ボードを試作し、自動販売機回路を書込みテストプログラムで実機検証を行った。・基板CADソフト'OPUSER'で実装部品ライブラリと回路パターンの作成を行った。今後、早急に基板製造を行なうとともに、ゲームプログラムを改良しながら表示手法や操作性等を検討していき、教育効果を高めていく。