等式論理による機能レベル設計の形式的検証に関する研究
基于方程逻辑的功能级设计形式化验证研究
基本信息
- 批准号:08780268
- 负责人:
- 金额:$ 0.64万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Encouragement of Young Scientists (A)
- 财政年份:1996
- 资助国家:日本
- 起止时间:1996 至 无数据
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
集積回路技術の発達にともなって、より大規模の回路設計が行われるようになってきており、このため、設計の正しさを保証することが困難となってきている。設計検証のための技術としては、シミュレーションが広く利用されてきているが、より網羅的かつ厳密な手法として、設計工程のいくつかの場面では、形式的検証技術の利用が進んでいる。現在、実用が進んでいる形式的設計検証の技術は論理回路設計を扱っているが、より大規模な回路を扱うためには、より抽象度の高い、機能レベルの記述を直接扱う必要性がある。本研究では、算術演算などを論理回路レベルで扱わず、記号のまま直接取り扱うために、等号付第一階述語論理を取り上げて、論理回路より上位の機能レベルで記述された設計に対する設計検証手法について研究を行った。機能レベル設計の設計検証問題は、この論理体系における恒真性判定問題に帰着することができるが、一般の等号付第一階述語論理を設計検証に用いた場合、恒真性判定問題が決定不能となるため、検証工程を自動化することができない。しかし、限量子を含まない論理式のみを考えた場合には決定可能となる。具体的に、本研究では、二分決定グラフによる論理関数処理を用いた恒真性判定アルゴリズムを考案したほか、限量子のない等号付第一階述語論理に、時間に関する性質を表現するための時相演算子を加えた論理体系をとりあげ、まず、恒真性判定問題の決定可能性を証明し、次に、これに基づいて効率的な恒真性判定アルゴリズムを構築・実装して、機能レベル設計の検証に有効であることを示した。
Integrated circuit technology development, large-scale circuit design and implementation, design and integrity, this is difficult. Design certification technology and application of design engineering certification technology At present, it is necessary to use advanced design methods to prove the technical and logical circuit design, large-scale circuit design, high abstraction, and direct description of functions. In this study, arithmetic calculation, logic circuit, symbol, direct selection, equal sign, first-order predicate logic, logic circuit, upper function, description, design and verification method were studied. The design verification problem of function design is the logical system of constant truth determination problem. The first order predicate logic is used in design verification. The constant truth determination problem is used in automation of verification engineering. A logical expression is used to determine the probability of a failure. In this study, the logical relationship processing of binary decision is used to prove the possibility of decision of constant truth judgment problem. This is the basis for determining the validity of the design, construction, implementation and functional design.
项目成果
期刊论文数量(4)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
S.Tani et al.: "The Complexity of the Optimal Variable Ordering Problems of a Shared Binary Decision Diagram" IEICE Trans. on Information and Systems. D79-D・4. 271-281 (1996)
S.Tani 等人:“共享二元决策图的最优变量排序问题的复杂性”IEICE Trans on 信息和系统。271-281 (1996)
- DOI:
- 发表时间:
- 期刊:
- 影响因子:0
- 作者:
- 通讯作者:
E.M.Clarke et al.: "Another Look at LTL Model Checking" Formal Methods in System Design. 10・1(掲載予定). (1997)
E.M.Clarke 等人:“LTL 模型检查的另一种看法”系统设计中的形式方法 10・1(即将出版)。
- DOI:
- 发表时间:
- 期刊:
- 影响因子:0
- 作者:
- 通讯作者:
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
濱口 清治其他文献
濱口 清治的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('濱口 清治', 18)}}的其他基金
動作レベルおよびレジスタ転送レベルのハードウェア記述に対する形式的検証手法の研究
行为层和寄存器传输层硬件描述形式化验证方法研究
- 批准号:
13780233 - 财政年份:2001
- 资助金额:
$ 0.64万 - 项目类别:
Grant-in-Aid for Young Scientists (B)
ハードウェアの機能レベル設計に対する形式的検証手法に関する研究
硬件功能级设计的形式化验证方法研究
- 批准号:
10780189 - 财政年份:1998
- 资助金额:
$ 0.64万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)
規則性を持つ大規模な有限状態機械の形式的設計検証に関する研究
具有正则性的大规模有限状态机形式化设计验证研究
- 批准号:
07780254 - 财政年份:1995
- 资助金额:
$ 0.64万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)
マイクロプロセッサの形式的仕様記述・検証に関する研究
微处理器形式化规范描述与验证研究
- 批准号:
06780256 - 财政年份:1994
- 资助金额:
$ 0.64万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)
分岐時間正則時相論理による論理回路の仕様記述・設計検証手法の研究
采用分支时间正则时序逻辑的逻辑电路规范描述及设计验证方法研究
- 批准号:
04750328 - 财政年份:1992
- 资助金额:
$ 0.64万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)