ハードウェアの機能レベル設計に対する形式的検証手法に関する研究

硬件功能级设计的形式化验证方法研究

基本信息

  • 批准号:
    10780189
  • 负责人:
  • 金额:
    $ 0.9万
  • 依托单位:
  • 依托单位国家:
    日本
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
  • 财政年份:
    1998
  • 资助国家:
    日本
  • 起止时间:
    1998 至 1999
  • 项目状态:
    已结题

项目摘要

本研究は、論理レベルよりも高位の記述、特に機能レベルと呼ばれる設計記述に対する形式的検証の自動化を目標としている。仕様記述には第1階述語論理の部分クラスを用いる。これにより、算数演算器などを論理レベルに展開することなく、高い抽象度のままで直接扱うことができる。仮定している部分クラスでは、等価性判定が容易であるため、自動検証が従来の論理レベルよりも抽象度の高いレベルで可能になる。本器研究では、まず、第一階述語論理の部分クラスを遷移関数の記述に用いることができるよう拡張した拡張順序機構に対する検証について検討した。具体的には、第1階述語論理の部分クラスに時相演算子を加えた論理体系を示して、これを性質の記述に用いた場合の検証アルゴリズムを示した。また、機能レベル記述とレジスタ転送レベルの記述を比較するためには、たとえ出力のタイミングが異なっていても、等価であるとみなさなければならない場合があるが、これについて、2つの拡張順序機械に対し、出力信号値が変化した直後の値同士を比較するアルゴリズムを考察した。以上の結果をもとに、まず、基礎となる第一階述語論理の部分クラスに対する恒真性判定アルゴリズムの実装を行った。次に、これを用いて、上記の2つのアルゴリズムの実装し、いくつかの例題について実験を行った。今回作成したプロトタイプは、検証に非常に多くのの時間と記憶領域を必要とする。これに対して、第一階述語論理の部分クラスに対する恒真性判定アルゴリズムについて、命題論理式に対する高速充足可能性判定システムを利用する手法を実装し、実験を開始しているほか、検証アルゴリズムそのものについても、いくつかの効率改善手法を検討しており、ひきつづき詳細化および実験を行っていく予定である。
This study aims to automate the design of high-level descriptions, special functions, and related forms of identification. Description of the first order predicate logic part of the use of This is the first time that an algorithm has been developed. It is easy to determine the equivalence of some parts, and it is possible to automatically verify the logical equivalence of some parts. This paper studies the description of the transfer relationship between the first order predicate logic and the second order predicate logic. The concrete description of the first order predicate logic is shown in the case where the phase operator is added to the logic system The description of the output signal is different from the description of the output signal. The description of the output signal is different from the description of the output signal. The description of the output signal is different from that of the output signal. The results of the above are as follows: first order predicate logic, second order predicate logic, third order predicate logic, third order predicate logic, fourth order predicate logic, fourth order predicate logic, fourth The second, the third, the third, the fourth, the This time around, we're going to make sure that there's a lot of time and memory that's necessary. For this reason, the first order statement logic is used to determine the constant truth, and the propositional logic is used to determine the high speed sufficiency. The method of implementation, implementation, and verification of the constant truth is used to determine the middle and middle of the efficiency.

项目成果

期刊论文数量(6)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
K.Hamaguchi: "Bounded Model Checking for Design Verification of Abstract State Machines"Synthesis and Simulation Meating and International Interchange. (掲載予定). (2000)
K. Hamaguchi:“抽象状态机设计验证的有界模型检查”综合和模拟与国际交流(即将出版)。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
M.Nakanishi: "An Exponential Lower Bound on the Size of a Binary Moment Diagram Representing Integer Division"IEICE Trans.on Fundamentals of Electronics,Communications and Computer Sciences. E82-A,5. 756-766 (1999)
M.Nakanishi:“代表整数除法的二元矩图大小的指数下界”IEICE Trans.on 电子、通信和计算机科学基础。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
K.Hamaguchi: "A partially Explicit Method for Efticient Symbolic Checking of Language Containment"IEICE Trans.on Fundamentals of Electronics,Communications and Computer Sciences. E82-A,11. 2455-2464 (1999)
K.Hamaguchi:“语言包含的有效符号检查的部分显式方法”IEICE Trans.on 电子、通信和计算机科学基础。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
M.Nakanishi: "An Exponential Lower Bound on the Size of Binary Mamont Diagram Representing Integer Division" IEICE Trans.on Fundamentals of Electronics,Communications,and Computer Sciences.発売予定. (1999)
M. Nakanishi:“代表整数除法的二进制 Mamont 图大小的指数下界”,IEICE Trans,《电子、通信和计算机科学基础》(1999 年)。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
K.Hamaguchi: "A partially Explicit Method for Efficient Symbolic Checking of Language Containment" Synthesis and Simulation Meeting and International Interchange. 109-114 (1998)
K.Hamaguchi:“语言遏制的有效符号检查的部分显式方法”综合与模拟会议和国际交流。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

濱口 清治其他文献

濱口 清治的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('濱口 清治', 18)}}的其他基金

動作レベルおよびレジスタ転送レベルのハードウェア記述に対する形式的検証手法の研究
行为层和寄存器传输层硬件描述形式化验证方法研究
  • 批准号:
    13780233
  • 财政年份:
    2001
  • 资助金额:
    $ 0.9万
  • 项目类别:
    Grant-in-Aid for Young Scientists (B)
等式論理による機能レベル設計の形式的検証に関する研究
基于方程逻辑的功能级设计形式化验证研究
  • 批准号:
    08780268
  • 财政年份:
    1996
  • 资助金额:
    $ 0.9万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
規則性を持つ大規模な有限状態機械の形式的設計検証に関する研究
具有正则性的大规模有限状态机形式化设计验证研究
  • 批准号:
    07780254
  • 财政年份:
    1995
  • 资助金额:
    $ 0.9万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
マイクロプロセッサの形式的仕様記述・検証に関する研究
微处理器形式化规范描述与验证研究
  • 批准号:
    06780256
  • 财政年份:
    1994
  • 资助金额:
    $ 0.9万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
分岐時間正則時相論理による論理回路の仕様記述・設計検証手法の研究
采用分支时间正则时序逻辑的逻辑电路规范描述及设计验证方法研究
  • 批准号:
    04750328
  • 财政年份:
    1992
  • 资助金额:
    $ 0.9万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了