最短距離探索機構を有する機能メモリーの研究

最短距离搜索机制的功能记忆研究

• 批准号: 11750283
• 负责人: 池田 誠
• 金额: $ 1.22万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1999
• 资助国家: 日本
• 起止时间: 1999 至 2000
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-11750283/
• 关键词: 時間領域方式; 距離最小探索回路; winner-take-all回路; 自動設計; デジタルLSI; 動作速度; 製造ばらつき; 歩留まり

本年度は、昨年度に改良を行なった回路方式に基づくテストチップの設計試作を行ない、それに基づく機能メモリのライブラリセル化を行なった。本ライブラリセル化に際しては、使用するビット幅、参照ベクトル数を与えるとシミュレーションモデル、合成モデル、配置配線モデル、レイアウトが自動生成されるのが最終目標であるが、ここではその各要素モデルを個々に作成し自動設計ツールで使用可能なライブラリを作成した。本ライブラリを用いて、自動設計にて試作したチップの測定を行うことで、ライブラリ化が正常に出来ていることを検証するとともに、改良版の時間領域最小距離検出回路方式の性能の評価を行った。本時間領域を利用した回路方式においては、その遅延時間差により距離を判定するため、製造ばらつきなど素子ばらつきによる遅延時間のばらつきによって誤動作する可能性がある。そこで、本研究において、遅延時間をモデル式で表現し本方式のビット幅、参照ベクトル数および素子ばらつきの大きさを与えることで誤り率(製造歩留まり)を導く事を可能とした。これにより、設計の際に動作速度と製造歩留まりの目標値を与えることでトランジスタ寸法を容易に求めることが可能となった。

In the current year and last year, we will improve the mode of operation of the loop. in this year and last year, we will improve the mode of operation of the loop. in this year and last year, we will improve the mode of operation in this year and last year. This equipment is used to convert the equipment, to use the license frame, to refer to the number and the number of the equipment, to configure the wiring device, to automatically generate the customer license, and to automatically generate the key elements of the license, and to make the automatic design and design of the equipment. In this system, the automatic design device is used to determine the performance of the system, and the improved version is the minimum distance in the field of output loop mode. In this time domain, we use the transmission loop method to determine the delay, the delay delay, the delay. The results of this study show that it is possible to compare the data in this way, and to compare the results of this method with reference to the data collected in this way. It is easy to determine the size of the target headers and the speed of the operation.

项目成果

M.Ikeda: "A New Trial on HDL Exercise Class for Undergraduate School in EE Department"Proc.of EWME 2000. 146-147 (2000)

M.Ikeda：“电子工程系本科生HDL练习课的新尝试”Proc.of EWME 2000. 146-147 (2000)

M.Ikeda: "Standard Design Flows of Logic LSIs in Japanese Universities and VDEC"Proc.of MSE 99. 8-9 (1999)

M.Ikeda：“日本大学和 VDEC 中逻辑 LSI 的标准设计流程”Proc.of MSE 99. 8-9 (1999)

T.Nezuka, etc.: "A Smart Position Sensor for 3-D Measurement"Proc.pf ASP-DAC2001. 21-22 (2001)

T.Nezuka等：“用于3D测量的智能位置传感器”Proc.pf ASP-DAC2001。

K.Asada: "Approaches for Reducing Power Consumption in VLSI Bus Circuits"IEICE Trans.Electron.Vol.E83-C. No.2. 153-160 (2000)

K.Asada：“降低 VLSI 总线电路功耗的方法”IEICE Trans.Electron.Vol.E83-C。

S.Komatsu, etc.: "Bus Data Encoding with Adaptive Code-book Method for Low Power IP Based Design"Proc.of Int.Workshop on IP Based Synthesis. 3A (2000)

S.Komatsu等：“基于低功耗IP设计的自适应码本方法的总线数据编码”Proc.of Int.Workshop on IP Based Synthesis。