専用ハードウェアで実現する高速フラクタル画像圧縮エンコーダ

本研究は,フラクタル圧縮に基づく高能率な画像符号化手法を開発し,それをハードウェア上に構築することを目的として行われた。実験では,FPGAを搭載した画像処理ボード上にフラクタル圧縮のアルゴリズムを構築し,その性能を評価した。本研究によって,LSI化の際に有効となる新たな知見を得ることができた。研究代表者は高速な画像処理が可能な汎用エンジンRM-Vを既に開発している。RM-Vは電気的に書き換え可能なLSIであるFPGAと大容量のSDRAMを搭載した,汎用の信号処理ボードである。メインとなるベースボード上に,モジュール化されたボードであるRMM-Vを4枚まで増設できる構造になっている。本研究では,このRM-Vの構造とフラクタル圧縮の並列性を考慮しながら,処理のスケジューリングとメモリ・アロケーションを行った。入力画像を色成分毎に三つに分割し,それぞれを3枚のRMM-Vによって並列に処理することで高速化を図った。4枚目のRMM-Vを結果の記憶に利用した。また,大容量のSDRAMを利用することで,画像を縦方向に4分割した高度な並列処理を可能にした。これらの効果を総合すると,入力画像を12の領域に分割した並列処理が可能となった。さらに,フラクタル圧縮におけるアフィン変換をSRAMの構造に適したアルゴリズムに変形することにより,メモリアクセスの効率を向上させた。通常,この処理は4つの画素から1つの画素値を算出するが,SRAMは1つのアドレスに4つの画素値を格納できることを利用し,16画素から一度に4画素を算出できるようなメモリ配置を考えた。実験の結果,フラクタル圧縮を搭載したRM-Vはクロック16MHzで動作し,1枚の画像を225msecで処理することができた。このことから,135MHzで動作するLSIを設計すれば,30フレーム/秒の動画像処理も可能であることがわかった。

本研究は,フラクタル圧縮に基づく高能率な画像符号化手法を開発し,それをハードウェア上に構築することを目的として行われた。実験では,FPGAを搭載した画像処理ボード上にフラクタル圧縮のアルゴリズムを構築し,その性能を評価した。本研究によって,LSI化の際に有効となる新たな知見を得ることができた。研究代表者は高速な画像処理が可能な汎用エンジンRM-Vを既に開発している。RM-Vは電気的に書き換え可能なLSIであるFPGAと大容量のSDRAMを搭載した,汎用の信号処理ボードである。メインとなるベースボード上に,モジュール化されたボードであるRMM-Vを4枚まで増設できる構造になっている。本研究では,このRM-Vの構造とフラクタル圧縮の並列性を考慮しながら,処理のスケジューリングとメモリ・アロケーションを行った。入力画像を色成分毎に三つに分割し,それぞれを3枚のRMM-Vによって並列に処理することで高速化を図った。4枚目のRMM-Vを結果の記憶に利用した。また,大容量のSDRAMを利用することで,画像を縦方向に4分割した高度な並列処理を可能にした。これらの効果を総合すると,入力画像を12の領域に分割した並列処理が可能となった。さらに,フラクタル圧縮におけるアフィン変換をSRAMの構造に適したアルゴリズムに変形することにより,メモリアクセスの効率を向上させた。通常,この処理は4つの画素から1つの画素値を算出するが,SRAMは1つのアドレスに4つの画素値を格納できることを利用し,16画素から一度に4画素を算出できるようなメモリ配置を考えた。実験の結果,フラクタル圧縮を搭載したRM-Vはクロック16MHzで動作し,1枚の画像を225msecで処理することができた。このことから,135MHzで動作するLSIを設計すれば,30フレーム/秒の動画像処理も可能であることがわかった。