専用ハードウェアで実現する高速フラクタル画像圧縮エンコーダ

用专用硬件实现的高速分形图像压缩编码器

• 批准号: 11750326
• 负责人: 黒木 修隆
• 金额: $ 1.34万
• 依托单位: Kobe University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1999
• 资助国家: 日本
• 起止时间: 1999 至 2000
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-11750326/
• 关键词: フラクタル; 画像符号化; データ圧縮; FPGA; 画像; 符号化; ハードウェア

本研究は,フラクタル圧縮に基づく高能率な画像符号化手法を開発し,それをハードウェア上に構築することを目的として行われた。実験では,FPGAを搭載した画像処理ボード上にフラクタル圧縮のアルゴリズムを構築し,その性能を評価した。本研究によって,LSI化の際に有効となる新たな知見を得ることができた。研究代表者は高速な画像処理が可能な汎用エンジンRM-Vを既に開発している。RM-Vは電気的に書き換え可能なLSIであるFPGAと大容量のSDRAMを搭載した,汎用の信号処理ボードである。メインとなるベースボード上に,モジュール化されたボードであるRMM-Vを4枚まで増設できる構造になっている。本研究では,このRM-Vの構造とフラクタル圧縮の並列性を考慮しながら,処理のスケジューリングとメモリ・アロケーションを行った。入力画像を色成分毎に三つに分割し,それぞれを3枚のRMM-Vによって並列に処理することで高速化を図った。4枚目のRMM-Vを結果の記憶に利用した。また,大容量のSDRAMを利用することで,画像を縦方向に4分割した高度な並列処理を可能にした。これらの効果を総合すると,入力画像を12の領域に分割した並列処理が可能となった。さらに,フラクタル圧縮におけるアフィン変換をSRAMの構造に適したアルゴリズムに変形することにより,メモリアクセスの効率を向上させた。通常,この処理は4つの画素から1つの画素値を算出するが,SRAMは1つのアドレスに4つの画素値を格納できることを利用し,16画素から一度に4画素を算出できるようなメモリ配置を考えた。実験の結果,フラクタル圧縮を搭載したRM-Vはクロック16MHzで動作し,1枚の画像を225msecで処理することができた。このことから,135MHzで動作するLSIを設計すれば,30フレーム/秒の動画像処理も可能であることがわかった。

In this study, we developed a new method of symbolizing high-energy images based on the concept of color reduction. In fact, the FPGA is equipped with the image processing module, and the performance of the module is evaluated. In this study, the LSI transformation process has a new understanding. Research representatives are exploring ways to make high-speed image processing possible. RM-V power conversion is possible with FPGA and SDRAM, and with general signal processing. 4 RMM-V's are added to the structure. In this study, the structure of the RM-V is considered to be parallel to the structure of the RM-V, and the structure of the RM-V is considered to be parallel to the structure of the RM-V The input color component is divided into three parts, and the three parts are arranged in parallel. 4 RMM-V results and memory utilization A large capacity SDRAM can be used in parallel with four different image directions. The results of this study are summarized in the following paragraphs: In this case, the SRAM structure is suitable for the reduction of the voltage, and the ratio of the SRAM structure is higher. Usually, this process is to calculate the pixel value of 4 pixels,SRAM is to calculate the pixel value of 4 pixels. As a result, the voltage reduction is carried out at RM-V up to 16MHz, and one image is processed for 225msec. This time,135MHz motion LSI design, 30 MHz/s animation image processing is possible.

项目成果

山出慎吾: "フラクタル解像度変換処理のハードウェアによる実現"神戸大学工学部電気電子工学科卒業論文. (2001)

Shingo Yamade：“分形分辨率转换处理的硬件实现”毕业论文，神户大学工学院电气电子工程系（2001）。

黒木修隆: "256色モードにおけるMPEG再生のための高速ディザ処理"電気学会 電子・情報・システム部門誌. vol.120-C,no.11. 1622-1628 (2000)

Nobutaka Kuroki：“256 色模式下 MPEG 播放的高速抖动处理”，日本电气工程师学会杂志，电子、信息和系统分部，第 120-C 卷，第 1622-1628 期（2000 年）。 ）

黒木修隆: "256色モードにおけるMPEG再生のための高速ディザ処理"電気関係学会関西支部連合大会. G19-4. (1999)

Nobutaka Kuroki：“256 色模式下 MPEG 播放的高速抖动处理”日本电气工程师协会关西分会 G19-4（1999 年）。

室屋友和: "汎用エンジンRM-Vを対象とする高位合成システム"電子情報通信学会技術研究報告. VLD2000-7. 17-23 (2000)

Tomokazu Muroya：“通用发动机RM-V的高级综合系统”IEICE技术研究报告17-23（2000）。

安西伸介: "汎用エンジンRM-Vによる画像処理の高速化"神戸大学大学院自然科学研究科修士論文. (2000)

Shinsuke Anzai：“使用通用引擎 RM-V 提高图像处理速度”硕士论文，神户大学自然科学技术研究生院（2000 年）。