演算器構成を毎サイクル再構成可能なマイクロプロセッサの研究

每周期可重构运算单元结构微处理器的研究

基本信息

  • 批准号:
    12780238
  • 负责人:
  • 金额:
    $ 1.28万
  • 依托单位:
  • 依托单位国家:
    日本
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
  • 财政年份:
    2000
  • 资助国家:
    日本
  • 起止时间:
    2000 至 2001
  • 项目状态:
    已结题

项目摘要

本研究の研究成果として次のようなものが得られた.(1)PARSアーキテクチャに基づくプロトタイププロセッサをSTARC製の0.13umテクノロジ,および,日立製0.18umテクノロジを用いてLSI化を行い,実際のLSIとしてプロトタイプPARSプロセッサが十分インプリメント可能であることを示した.また,各テクノロジで実際に必要な設計に必要なチップ面積,および,実現可能な動作速度が明確になった.その結果,同チップ面積の従来型プロセッサと比較して奇遇ソート,FEAL暗号化処理,DCT計算などで1桁以上の性能向上が得られることが明らかになった.(2)粗粒度と細粒度の両方の演算を可能にする再構成型実行ユニットとして,(1)で設計した演算機ベースの再構成型と異なる,LUTベース再構成可能な再構成実行ユニットを設計した.ただし,従来のLUTベースの再構成実行ユニットと異なり,2段階の再構成を導入することにより毎サイクルの再構成を可能にした.その結果,(1)で設計評価した演算機ベースのプロトタイププロセッサでは苦手だったビット演算処理にも効率よく対応可能な再構成実行ユニットを実現できた.そして実際にビット演算を多用するアプリケーションであるDES暗号化処理を用いて具体的に性能評価を行った結果NECで開発された再構成型計算機DRLの数倍の性能が得られることが明らかになった.(3)PARSアーキテクチャに基づくプロセッサ用ソフトウェア開発環境の研究を試作したプロトタイププロセッサ向けに行った.研究の結果,アプリケーションのデータフローグラフから自動的にプロトタイププロセッサにマッピングする一連のアルゴリズムを明確にした.小規模なアプリケーションに対する評価実験では手動でアプリケーションのマッピングした場合とほぼ同程度の効率でマッピングが可能であることが明らかになった.
This study の research と し て times の よ う な も の が have ら れ た. (1) PARS ア ー キ テ ク チ ャ に base づ く プ ロ ト タ イ プ プ ロ セ ッ サ を STARC system の 0.13 um テ ク ノ ロ ジ, お よ び, Hitachi system 0.18 um テ ク ノ ロ ジ を with い て LSI を line い, be interstate の LSI と し て プ ロ ト タ イ プ PA RS プ ロ セ ッ サ が very イ ン プ リ メ ン ト may で あ る こ と を shown し た. ま た, each テ ク ノ ロ ジ で be interstate に な necessary design に necessary な チ ッ プ area, お よ び, might be now な movement speed が clear に な っ た. そ の results, with チ ッ プ area の 従 type to プ ロ セ ッ サ と compare し て adventure ソ ー ト, FEAL cipher 処 principle, D CT calculating な ど で が up to more than one girder の performance ら れ る こ と が Ming ら か に な っ た. (2) a coarse-grained と fine-grained の struck party の calculus を may に す る type to constitute a line be ユ ニ ッ ト と し て, (1) で design し た calculus machine ベ ー ス の type reconstitution と different な る, LUT ベ ー ス reconstitution may constitute a line be ユ な again ニ ッ ト を design し た. た だ し 従 to の LUT ベ ー ス の to constitute a line be ユ ニ ッ ト と different な り, 2 paragraph again order の constitute を import す る こ と に よ り their サ イ ク ル の again may constitute を に し た. そ の results, (1) design review 価 で し た calculus machine ベ ー ス の プ ロ ト タ イ プ プ ロ セ ッ サ で は bitter hand だ っ た ビ ッ ト calculus 処 Richard に も sharper rate よ く 応 seaborne might な structure again Line to be ユ ニ ッ ト を be presently で き た. そ し て be interstate に ビ ッ ト calculus を multi-purpose す る ア プ リ ケ ー シ ョ ン で あ る DES secret password change 処 reason を with い て specific に performance evaluation 価 を line っ た results NEC で 発 さ れ た constitute type computer DRL again several times の の performance が must ら れ る こ と が Ming ら か に な っ た. (3) PARS ア ー キ テ ク Youdaoplaceholder0 is based on づくプロセッサ and uses ソフトウェア to develop the environment チャに to study を and try to make <s:1> たプロトタ ププロセッサ ププロセッサ ププロセッサ to make った. Findings の, ア プ リ ケ ー シ ョ ン の デ ー タ フ ロ ー グ ラ フ か ら automatic に プ ロ ト タ イ プ プ ロ セ ッ サ に マ ッ ピ ン グ す る for の ア ル ゴ リ ズ ム を clear に し た. Small-scale な ア プ リ ケ ー シ ョ ン に す seaborne る review 価 be 験 で は manual で ア プ リ ケ ー シ ョ ン の マ ッ ピ ン グ し た occasions と ほ ぼ with degree の sharper rate で マ ッ ピ ン グ が may で あ る こ と が Ming ら か に な っ た.

项目成果

期刊论文数量(4)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
谷川 一哉, 吉田 哲男, 児島 彰, 弘中 哲夫, 吉田 典可: "PARSアーキテクチャの詳細設計に関する一考察"情報処理学会研究報告. 2001-ARC-144. 31-36 (2001)
Kazuya Tanikawa、Tetsuo Yoshida、Akira Kojima、Tetsuo Hironaka、Noriyoshi Yoshida:“PARS 架构的详细设计研究”日本信息处理协会研究报告 2001-ARC-144 (2001)。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
谷川一哉,弘中哲夫,吉田典可: "PARSプログラミングモデルとPARSアーキテクチャ"情報処理学会研究報告. 2000-ARC-140. 247-250 (2000)
Kazuya Tanikawa、Tetsuo Hironaka、Noriyoshi Yoshida:“PARS 编程模型和 PARS 架构”日本信息处理学会研究报告 2000-ARC-140 (2000)。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

弘中 哲夫其他文献

幅優先探索専用のアクセラレータを対象としたアーキテクチャ探索のためのシミュレータ開発
开发专用于广度优先搜索的加速器架构搜索模拟器
末尾再帰でない再帰プログラムの高速 化のための最適化に関する一考察
非尾递归递归程序加速优化研究
  • DOI:
  • 发表时间:
    2017
  • 期刊:
  • 影响因子:
    0
  • 作者:
    小林 周太郎;川端 英之;弘中 哲夫
  • 通讯作者:
    弘中 哲夫
Haskellにおける型クラス制約を満足する型変数割当ての唯一性検査に基づく型の曖昧性解決
基于满足 Haskell 中类型类约束的类型变量赋值的唯一性检查的类型歧义解决
  • DOI:
  • 发表时间:
    2018
  • 期刊:
  • 影响因子:
    0
  • 作者:
    河野 雄也;川端 英之;弘中 哲夫
  • 通讯作者:
    弘中 哲夫
再構成可能デバイスMPLD/SePLDにおける設計アルゴリズムについて
关于可重构器件 MPLD/SePLD 的设计算法
  • DOI:
  • 发表时间:
    2017
  • 期刊:
  • 影响因子:
    0
  • 作者:
    谷川 一哉 ;弘中 哲夫
  • 通讯作者:
    弘中 哲夫

弘中 哲夫的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('弘中 哲夫', 18)}}的其他基金

分岐ペナルティを低減した高並列スーパスカラ・プロセッサ
高度并行的超标量处理器,减少分支惩罚
  • 批准号:
    15700068
  • 财政年份:
    2003
  • 资助金额:
    $ 1.28万
  • 项目类别:
    Grant-in-Aid for Young Scientists (B)
大規模マルチプロセッサ向き共有メモリ・アーキテクチャの研究
大规模多处理器共享内存体系结构研究
  • 批准号:
    08780304
  • 财政年份:
    1996
  • 资助金额:
    $ 1.28万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
プロセッサ・アーキテクチャおよびオブジェクト・コード評価用ワークベンチの研究
处理器架构和目标代码评估工作台研究
  • 批准号:
    07780284
  • 财政年份:
    1995
  • 资助金额:
    $ 1.28万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
対話型操作によりオブジェクト・プログラムを最適化する手法の研究
通过交互操作优化目标程序的方法研究
  • 批准号:
    06780271
  • 财政年份:
    1994
  • 资助金额:
    $ 1.28万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了