课题基金 / 基金详情

超並列リコンフィギャラブル多値VLSIコンピューティングに関する研究

超並列リコンフィギャラブル多値VLSIコンピューティングに関する研究
大规模并行可重构多级VLSI计算研究
批准号：
16656103
负责人：
亀山 充隆
金额：
$2.05万
依托单位：
Tohoku University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Exploratory Research
财政年份：
2004
资助国家：
日本
项目状态：
已结题
起止时间：
2004 至 2005
来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-16656103/
关键词：
リコンフィギャラブルVLSI多値ソースカップルドロジック細粒度パイプライン多値しきい論理ダイナミック記憶チップ内パケット転送チップ内適応制御多値集積回路2線式ソースカップルドロジック2次元セルラアレー電流線形加算

项目摘要

项目成果

亀山 充隆的其他基金

相关文献

中文摘要
翻译
VLSI配線複雑性に起因する性能ボトルネック,電力増大の問題の解消,電源電圧変動や回路パラメータのばらつきに対する問題を解消すると共に,ハードウェアリソースを徹底的に活用する超並列多値リコンフィギャラブルアーキテクチャ,チップ内自律適応制御方式,チップ内パケット転送方式などを含めた多値VLSIコンピューティングを開拓した.その主要な成果を下記に列挙する.(1)回路技術としてはソースカップルドロジック多値VLSIを活用し,細粒度多値リコンフィギャラブルVLSIの高性能アーキテクチャを開発した.ソースカップルドロジックを用いると,プログラマブルとするための入力スイッチが不要となるという特長を見出すと共に,ゲート容量に電荷を記憶するダイナミック記憶も徹底的に活用した,ゲートレベル細粒度パイプライン構成法を考案した.(2)現在のVLSIにおいては固定制御に起因する性能限界が存在するが,電源電圧,トランジスタしきい値電圧などの回路パラメータの変動に対して,遅延時間の制約下で消費電力を最小化するVLSIの自律最適動作制御システムの設計法を考案した.これにより,ばらつきの統計情報に基づき,制御回路のオーバヘッドも考慮したシステム全体の最適化を可能とした.(3)パケット転送方式に基づくチップ内転送アーキテクチャチップ内のパケット転送に適合するプロトコルを考案し,転送アーキテクチャ及びその回路実現を検討した.マイクロプログラム制御回路を簡単化できる特長を有することも実証した.(4)上記原理を統合したフィールドプログラマブルVLSIの基本回路を含むチップの設計・試作を行い,総合的評価を行った.
英文摘要
VLSI配線複雑性に起因する性能ボトルネック,電力増大の問題の解消,電源電圧変動や回路パラメータのばらつきに対する問題を解消すると共に,ハードウェアリソースを徹底的に活用する超並列多値リコンフィギャラブルアーキテクチャ,チップ内自律適応制御方式,チップ内パケット転送方式などを含めた多値VLSIコンピューティングを開拓した.その主要な成果を下記に列挙する.(1)回路技術としてはソースカップルドロジック多値VLSIを活用し,細粒度多値リコンフィギャラブルVLSIの高性能アーキテクチャを開発した.ソースカップルドロジックを用いると,プログラマブルとするための入力スイッチが不要となるという特長を見出すと共に,ゲート容量に電荷を記憶するダイナミック記憶も徹底的に活用した,ゲートレベル細粒度パイプライン構成法を考案した.(2)現在のVLSIにおいては固定制御に起因する性能限界が存在するが,電源電圧,トランジスタしきい値電圧などの回路パラメータの変動に対して,遅延時間の制約下で消費電力を最小化するVLSIの自律最適動作制御システムの設計法を考案した.これにより,ばらつきの統計情報に基づき,制御回路のオーバヘッドも考慮したシステム全体の最適化を可能とした.(3)パケット転送方式に基づくチップ内転送アーキテクチャチップ内のパケット転送に適合するプロトコルを考案し,転送アーキテクチャ及びその回路実現を検討した.マイクロプログラム制御回路を簡単化できる特長を有することも実証した.(4)上記原理を統合したフィールドプログラマブルVLSIの基本回路を含むチップの設計・試作を行い,総合的評価を行った.
期刊论文(34)
专著(0)
科研奖励(0)
会议论文
Multiple-Valued Source-Coupled Logic VLSI Based on Adaptive Threshold Control and Its Applications
基于自适应阈值控制的多值源耦合逻辑VLSI及其应用
DOI： --
发表时间： 2004
期刊： Proc.34th IEEE International Symposium on Multiple-Valued Logic
影响因子： --
作者： [Haque Mohammad Munirul, Michitaka Kameyama]
通讯作者： Michitaka Kameyama
VLSI Architecture Based on Real-Time Power Minimization Scheme
基于实时功耗最小化方案的VLSI架构
DOI： --
发表时间： 2004
期刊： 電子関係学会東北支部連合大会 2E4
影响因子： --
作者： [Ahmad Shaheer, Michitaka Kameyama]
通讯作者： Michitaka Kameyama
Complementary ferroelectric-capacitor logic for low-power logic-in-memory VLSI
DOI： 10.1109/jssc.2004.827802
发表时间： 2004-06-01
期刊： IEEE JOURNAL OF SOLID-STATE CIRCUITS
影响因子： 5.4
作者： [Kimura, H, Hanyu, T, Takasu, H]
通讯作者： Takasu, H
Multiple-Valued VLSI Architecture for Intra-Chip Packet Data Transfer
用于芯片内数据包数据传输的多值 VLSI 架构
DOI： --
发表时间： 2005
期刊： Proc.of the 35th IEEE International Symposium on Multiple-Valued Logic
影响因子： --
作者： [Tomoaki Hasegawa, Yuya Homma, Michitaka Kameyama]
通讯作者： Michitaka Kameyama
共 17 条
    カスタムアクセラレータを有する高性能計算ヘテロジニアスプラットフォーム
    • 批准号：
      11F01347
    • 项目类别：
      Grant-in-Aid for JSPS Fellows
    • 资助金额：
      $1.22万
    • 财政年份：
      2011
    • 负责人：
      亀山 充隆
    • 依托单位：
      Tohoku University
    ロジックインコントロール多値リコンフィギャラブルVLSI
    • 批准号：
      21656088
    • 项目类别：
      Grant-in-Aid for Challenging Exploratory Research
    • 资助金额：
      $1.92万
    • 财政年份：
      2009
    • 负责人：
      亀山 充隆
    • 依托单位：
      Tohoku University
    自律適応制御を指向したプログラマブルロジックインメモリVLSI
    • 批准号：
      18656101
    • 项目类别：
      Grant-in-Aid for Exploratory Research
    • 资助金额：
      $2.18万
    • 财政年份：
      2006
    • 负责人：
      亀山 充隆
    • 依托单位：
      Tohoku University
    知的情報処理用多値スーパーチップのアーキテクチャに関する研究
    • 批准号：
      61750367
    • 项目类别：
      Grant-in-Aid for Encouragement of Young Scientists (A)
    • 资助金额：
      $0.58万
    • 财政年份：
      1986
    • 负责人：
      亀山 充隆
    • 依托单位：
      Tohoku University