超並列リコンフィギャラブル多値VLSIコンピューティングに関する研究

大规模并行可重构多级VLSI计算研究

• 批准号: 16656103
• 负责人: 亀山 充隆
• 金额: $ 2.05万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Exploratory Research
• 财政年份: 2004
• 资助国家: 日本
• 起止时间: 2004 至 2005
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-16656103/
• 关键词: リコンフィギャラブルVLSI; 多値ソースカップルドロジック; 細粒度パイプライン; 多値しきい論理; ダイナミック記憶; チップ内パケット転送; チップ内適応制御; 多値集積回路; 2線式ソースカップルドロジック; 2次元セルラアレー; 電流線形加算

VLSI配線複雑性に起因する性能ボトルネック,電力増大の問題の解消,電源電圧変動や回路パラメータのばらつきに対する問題を解消すると共に,ハードウェアリソースを徹底的に活用する超並列多値リコンフィギャラブルアーキテクチャ,チップ内自律適応制御方式,チップ内パケット転送方式などを含めた多値VLSIコンピューティングを開拓した.その主要な成果を下記に列挙する.(1)回路技術としてはソースカップルドロジック多値VLSIを活用し,細粒度多値リコンフィギャラブルVLSIの高性能アーキテクチャを開発した.ソースカップルドロジックを用いると,プログラマブルとするための入力スイッチが不要となるという特長を見出すと共に,ゲート容量に電荷を記憶するダイナミック記憶も徹底的に活用した,ゲートレベル細粒度パイプライン構成法を考案した.(2)現在のVLSIにおいては固定制御に起因する性能限界が存在するが,電源電圧,トランジスタしきい値電圧などの回路パラメータの変動に対して,遅延時間の制約下で消費電力を最小化するVLSIの自律最適動作制御システムの設計法を考案した.これにより,ばらつきの統計情報に基づき,制御回路のオーバヘッドも考慮したシステム全体の最適化を可能とした.(3)パケット転送方式に基づくチップ内転送アーキテクチャチップ内のパケット転送に適合するプロトコルを考案し,転送アーキテクチャ及びその回路実現を検討した.マイクロプログラム制御回路を簡単化できる特長を有することも実証した.(4)上記原理を統合したフィールドプログラマブルVLSIの基本回路を含むチップの設計・試作を行い,総合的評価を行った.

VLSI layout after 雑 cause sexual に す る performance ボ ト ル ネ ッ ク, electricity raised large の の solutions, power electric 圧 - move や loop パ ラ メ ー タ の ば ら つ き に す seaborne る を solutions す elimination る と に, ハ ー ド ウ ェ ア リ ソ ー ス を thorough に use す る tied for more interesting than リ コ ン フ ィ ギ ャ ラ ブ ル ア ー キ テ ク チ ャ, チ ッ プ self-discipline within the optimum 応 suppression Inside, チ ッ プ パ ケ ッ ト planning to send way な ど を containing め た more numerical VLSI コ ン ピ ュ ー テ ィ ン グ を pioneering し た. そ の な main achievements under を remember に column 挙 す る. (1) circuit technology と し て は ソ ー ス カ ッ プ ル ド ロ ジ ッ ク more numerical VLSI し を, fine-grained more numerical リ コ ン フ ィ ギ ャ ラ ブ ル VLSI の high-performance ア ー キ テ ク チ ャ を open 発 し た. ソ ー ス カ ッ プ ル ド ロ ジ ッ ク を with い る と, プ ロ グ ラ マ ブ ル と す る た め の ス into force イ ッ チ が don't と な る と い う specialty を shows す と に, ゲ ー ト を memory capacity に charge す る ダ イ ナ ミ ッ も thorough に ク memory use し た, ゲ ー ト レ ベ ル fine-grained パ イ プ ラ イ ン composition method を test case し た. ( 2) now の VLSI に お い て は GuDingZhi royal に cause す る performance limits exist が す る が, power electric 圧, ト ラ ン ジ ス タ し き い numerical electric 圧 な ど の loop パ ラ メ ー タ の - move に し seaborne て, 遅 delay between の minimize restrict the consumption power を next で す る VLSI の self-discipline optimal motion suppression シ ス テ ム の を test case design method し た. こ れ に よ り Statistical information, ば ら つ き の に base づ き, suppression circuit の オ ー バ ヘ ッ ド も consider し た シ ス テ ム all の optimization を may と し た. (3) パ ケ ッ ト planning to send way に base づ く チ ッ プ planning delivery ア ー キ テ ク チ ャ チ ッ プ within の パ ケ ッ ト planning send に right す る プ ロ ト コ ル し を test case, planning to send ア ー キ テ ク チ ャ and び そ の circuit be を now Beg し 検 た. マ イ ク ロ プ ロ グ ラ ム を Jane 単 suppression circuit is changed で き る strength を have す る こ と も card be し た. (4) the integration principle of written を し た フ ィ ー ル ド プ ロ グ ラ マ ブ ル VLSI の contains basic loop を む チ ッ プ の を line い design, test, 総 of review 価 を line っ た.

项目成果

Multiple-Valued Source-Coupled Logic VLSI Based on Adaptive Threshold Control and Its Applications

基于自适应阈值控制的多值源耦合逻辑VLSI及其应用

• 发表时间: 2004
• 期刊: Proc.34th IEEE International Symposium on Multiple-Valued Logic
• 作者: Haque Mohammad Munirul;Michitaka Kameyama
• 通讯作者: Michitaka Kameyama

VLSI Architecture Based on Real-Time Power Minimization Scheme

基于实时功耗最小化方案的VLSI架构

• 发表时间: 2004
• 期刊: 電子関係学会東北支部連合大会 2E4
• 作者: Ahmad Shaheer;Michitaka Kameyama
• 通讯作者: Michitaka Kameyama

Complementary ferroelectric-capacitor logic for low-power logic-in-memory VLSI

• DOI: 10.1109/jssc.2004.827802
• 发表时间: 2004-06-01
• 期刊: IEEE JOURNAL OF SOLID-STATE CIRCUITS
• 影响因子: 5.4
• 作者: Kimura, H;Hanyu, T;Takasu, H
• 通讯作者: Takasu, H

Multiple-Valued VLSI Architecture for Intra-Chip Packet Data Transfer

用于芯片内数据包数据传输的多值 VLSI 架构

• 发表时间: 2005
• 期刊: Proc.of the 35th IEEE International Symposium on Multiple-Valued Logic
• 作者: Tomoaki Hasegawa;Yuya Homma;Michitaka Kameyama
• 通讯作者: Michitaka Kameyama

VLSI Architecture Based on Packet Data Transfer Scheme and Its Application

基于分组数据传输方案的VLSI体系结构及其应用

• 发表时间: 2005
• 期刊: Proc.2005 IEEE International Symposium on Circuits and Systems
• 作者: Yuya Homma;Michitaka Kameyama;Yoshichika Fujioka;Nobuhiro Tomabechi
• 通讯作者: Nobuhiro Tomabechi