用于自主自适应控制的可编程内存逻辑 VLSI-猫眼课题宝

用于自主自适应控制的可编程内存逻辑 VLSI

批准号：

18656101

负责人：

亀山充隆

金额：

$2.18万

依托单位：

Tohoku University

依托单位国家：

日本

项目类别：

Grant-in-Aid for Exploratory Research

财政年份：

2006

资助国家：

日本

项目状态：

已结题

起止时间：

2006 至 2007

来源：

https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-18656101/

关键词：

リアルタイム最適化ロジックインメモリVLSI リコンフィギャラブルVLSI 強誘電体不揮発ロジックチップ内パケット転送多値ソースカップルドロジックリアルタイムハイレベルシンセシス強誘電体ロジック

项目摘要

项目成果

亀山充隆的其他基金

相似基金

相关文献

中文摘要

翻译

点击翻译按钮获取中文摘要

英文摘要

フログフマブルな制御情報を記憶し,ハードウェアリソースの制約トで処理時間の最小化をリアルタイムで実行する,リコンフィギャラブルVLSIアーキテクチャについて考察した.特に,プログラマブルな制御情報を記憶し,制御対象である論理演算回路と一体化した構成法であるロジックインメモリやチップ内パケット転送,細粒度多値リコンフィギャラブルVLSIアーキテクチャなどの新しいパラダイムのリコンフィギャラブルVLSIを開発することができた.(1)リアルタイム最適化チップ内の電源電圧変動,回路パラメータのばらつき,条件分岐や性能仕様の変化に起因変動に対して,「ハードウェア量制約下で処理時間最小化」のリアルタイム最適化のための高速アルゴリズムを考案した.(2)プログラマブルロジックインメモリVLSIの回路構成最適制御のための膨大なプログラム情報を記憶するストレージ回路が十分小型であり,また不揮発性を有していることが重要となる.フローティングゲートMOSを用いたロジックインメモリVLSIや強誘電体デバイスを用いたロジックインメモリ回路による構成を検討し基本回路の設計・評価を行った(3)チップ内パケット転送方式制御記憶の容量を減少させると共に,制御情報を効率よくリアルタイムで転送するためのパケット転送方式の評価を行った.(4)多値リコンフィギャラブルVLSIシリーズゲーティング差動対回路を用いることにより,複雑性を大幅に軽減した演算セル,制御信号に必要な回路を削減できるデータ・制御信号の重畳手法など,多値VLSIコンピューティングの利点をフルに活用した細粒度ビットシリアルリコンフィギャラブルVLSIの設計・試作を行った.特に.データと制御信号を同一の配線上に重畳する手法を考案した.これにより,制御信号用の配線とスイッチを削減できるほか,制御ビットとデータビット間のスキューの解消にも有用となる可能性がある.

期刊论文(22)

专著(0)

科研奖励(0)

会议论文