2値・多値融合論理に基づくナノエレクトロニクスの開拓

开发基于二元/多值融合逻辑的纳米电子学

• 批准号: 17650010
• 负责人: 青木 孝文
• 金额: $ 2.11万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Exploratory Research
• 财政年份: 2005
• 资助国家: 日本
• 起止时间: 2005 至 2006
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-17650010/
• 关键词: 計算機システム; システムオンチップ; マイクロ・ナノデバイス; VLSI設計技術; 多値論理; 多値情報処理; EDA

平成18年度は以下の2項目について研究を行った.1.SET/CMOS混載回路による2値・多値融合論理システムの設計技術の開発(担当:青木および本間)前年度に検討した方式により,SET/CMOS混載回路によって実現される2値・多値融合論理システムの設計技術を開発した.まず,本研究代表者らが提案するハードウェアアルゴリズム記述言語ARITHおよびハードウェアアルゴリズム合成用データ構造CTD (Counter Tree Diagram)を用いた上位設計フローを開発した.この設計フローでは,従来の2値論理ハードウェアアルゴリズムのみならず,多値論理に基づく新しいハードウェアアルゴリズムの記述と検証を可能にした.さらに,ここで記述された2値・多値融合論理ハードウェアアルゴリズムをSET/CMOS混載回路にマッピングすることを目的とした下位設計フローを開発した.SETの物理モデルをSmartSpiceあるいはHSPICEなどに組み込んだSET/CMOS混載回路シミュレーション手法を開発するとともに,これを用いた回路の詳細設計フローの実現を検討した.SET物理モデルの作成とパラメータのチューニングには,NTT物性科学基礎研究所の協力を得た.2.各種応用システムの設計と総合的な性能評価(担当:青木)前年度の主要機能モジュールの設計結果を踏まえ,比較的大規模な応用システムLSIの設計を試みた.具体的には,単電子連想メモリ(CAM)の設計を行った.ここではSETによる4値SRAMセルを使用し,時分割でマルチビット/セルのデータ読み出しを行うとともに,データの照合を多入力SET論理とCMOSプリチャージ論理で実現した.この他にも,ドントケア情報の保持・検索を可能とする単電子CAMを設計し,提案技術のインパクトを総合的に評価した.

Pp.47-53 under 18 year は の 2 project に つ い を line っ て research た. 1. The SET/CMOS mixed load circuit に よ る 2 nt on, numerical integration theories シ ス テ ム の の open 発 design technology (bear: aoki お よ び) between the former annual に beg し 検 た way に よ り, SET/CMOS mixed load circuit に よ っ て be presently さ れ る 2 nt on, numerical integration theories シ ス テ ム の design technology を open 発 し た. ま ず, this study represent ら が proposal す る ハ ー ド ウ ェ ア ア ル ゴ リ ズ ム account words ARITH お よ び ハ ー ド ウ ェ ア ア ル ゴ リ ズ ム synthesis with デ ー タ tectonic CTD (Counter Tree Diagram) を い た upper design フ ロ ー を open 発 し た. こ の design フ ロ ー で は, 従 to の 2 numerical logical ハ ー ド ウ ェ ア ア ル ゴ リ ズ ム の み な ら ず, more interesting logical に base づ く new し い ハ ー ド ウ ェ ア ア ル ゴ リ ズ ム の account と 検 card を may に し た. さ ら に, こ こ で account さ れ た 2 nt on, numerical integration theories ハ ー ド ウ ェ ア ア ル ゴ リ ズ ム を SET/CMOS mixed load circuit に マ ッ ピ ン グ す る こ と を purpose と し た under a design フ ロ ー を open 発 し た. SET の physical モ デ ル を SmartSpice あ る い は HSPICE な ど に group み 込 ん だ SET/CMOS mixed load circuit シ ミ ュ レ ー シ ョ ン gimmick を open 発 す る と と も に , こ れ を with い た loop の detailed design フ ロ ー の be を now beg し 検 た. The SET of physical モ デ ル の made と パ ラ メ ー タ の チ ュ ー ニ ン グ に は, NTT institute of physical science base の together を た. 2. Various 応 シ ス テ ム の design と 総 な performance evaluation of 価 (bear: aoki) before the annual の main function モ ジ ュ ー ル の tread design results を ま え, more large-scale な 応 with シ ス テ ム LSI の design を try み た. Specific に は 単 electronic even think メ モ リ (CAM) の design line を っ た. こ こ で は SET に よ る 4 numerical SRAM セ ル を し use, when the segmentation で マ ル チ ビ ッ ト / セ ル の デ ー タ 読 み out し を line う と と も に, デ ー タ の according and を SET into force more logical と CMOS プ リ チ ャ ー ジ logical で be presently し た. こ の he に も, ド ン ト ケ ア intelligence の keep · 検 search を may と す る 単 し を electronic CAM design, proposal technology の イ ン パ ク ト を 総 に evaluation of 価 し た.

项目成果

Formal Design of Decimal Arithmetic Circuits Using Arithmetic Description Language

使用算术描述语言的十进制算术电路的形式化设计

• 发表时间: 2006
• 期刊: 2006 IEEE International Symposium on Intelligent Signal Processing and Communication Systems
• 作者: N. Homma;Y. Watanabe;T. Aoki;T. Higuchi;Yuki Watanabe;Naofumi Homma;Katsuhiko Degawa;Koichi Ito;Naofumi Homma;Naofumi Homma;Koichi Ito;Yuki Watanabe
• 通讯作者: Yuki Watanabe

A High-Density Content-Addressable Memory Using Single-Electron Transistors

使用单电子晶体管的高密度内容寻址存储器

• 发表时间: 2006
• 期刊: International Symposium on Bio- and Nano-Electronics
• 作者: 出川;青木;樋口;猪川;高橋
• 通讯作者: 高橋

Arithmetic Module Generator Based on Arithmetic Description Language

基于算术描述语言的算术模块生成器

• 发表时间: 2006
• 期刊: The 13th Workshop on Synthesis and System Integration of Mixed Information Technologies
• 作者: N. Homma;Y. Watanabe;T. Aoki;T. Higuchi;Yuki Watanabe
• 通讯作者: Yuki Watanabe

Multiple-Valued Logic as a New Computing Paradigm --- A Brief Survey of Higuchi's Research on Multiple-Valued Logic

多值逻辑作为一种新的计算范式——樋口多值逻辑研究简述

• 发表时间: 2005
• 期刊: Journal of Multiple-Valued Logic and Soft Computing 11・5-6
• 作者: 井田哲雄;浜名誠;Yuki Watanabe;Naofumi Homma;Katsuhiko Degawa;Naofumi Homma;Naofumi Homma;Naofumi Homma;Yuki Watanabe;Katsuhiko Degawa;Katsuhiko Degawa;Naofumi Homma;Michitaka Kameyama
• 通讯作者: Michitaka Kameyama

Graph-Based Representation for Analyzing Fast Addition Algorithms

用于分析快速加法算法的基于图的表示

• 发表时间: 2005
• 期刊: Proceedings of the 7th International Symposium on Representations and Methodology of Future Computing Technologies
• 作者: Y-T.Chen;X.Han;M.Okada;Y.Chen;Naofumi Homma
• 通讯作者: Naofumi Homma