2値・多値融合論理に基づくナノエレクトロニクスの開拓

开发基于二元/多值融合逻辑的纳米电子学

• 批准号: 17650010
• 负责人: 青木 孝文
• 金额: $ 2.11万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Exploratory Research
• 财政年份: 2005
• 资助国家: 日本
• 起止时间: 2005 至 2006
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-17650010/
• 关键词: 計算機システム; システムオンチップ; マイクロ・ナノデバイス; VLSI設計技術; 多値論理; 多値情報処理; EDA

平成18年度は以下の2項目について研究を行った.1.SET/CMOS混載回路による2値・多値融合論理システムの設計技術の開発(担当:青木および本間)前年度に検討した方式により,SET/CMOS混載回路によって実現される2値・多値融合論理システムの設計技術を開発した.まず,本研究代表者らが提案するハードウェアアルゴリズム記述言語ARITHおよびハードウェアアルゴリズム合成用データ構造CTD (Counter Tree Diagram)を用いた上位設計フローを開発した.この設計フローでは,従来の2値論理ハードウェアアルゴリズムのみならず,多値論理に基づく新しいハードウェアアルゴリズムの記述と検証を可能にした.さらに,ここで記述された2値・多値融合論理ハードウェアアルゴリズムをSET/CMOS混載回路にマッピングすることを目的とした下位設計フローを開発した.SETの物理モデルをSmartSpiceあるいはHSPICEなどに組み込んだSET/CMOS混載回路シミュレーション手法を開発するとともに,これを用いた回路の詳細設計フローの実現を検討した.SET物理モデルの作成とパラメータのチューニングには,NTT物性科学基礎研究所の協力を得た.2.各種応用システムの設計と総合的な性能評価(担当:青木)前年度の主要機能モジュールの設計結果を踏まえ,比較的大規模な応用システムLSIの設計を試みた.具体的には,単電子連想メモリ(CAM)の設計を行った.ここではSETによる4値SRAMセルを使用し,時分割でマルチビット/セルのデータ読み出しを行うとともに,データの照合を多入力SET論理とCMOSプリチャージ論理で実現した.この他にも,ドントケア情報の保持・検索を可能とする単電子CAMを設計し,提案技術のインパクトを総合的に評価した.

In 2018, the following two projects were studied: 1. Development of SET/CMOS hybrid circuit design technology for multi-value integrated logic systems (responsible: Aoki Honma). The representative of this study proposed that ARITH (Counter Tree Diagram) be used to construct CTD (Counter Tree Diagram). This design is based on a 2-value logic, which is based on a new logic and a description of a multi-value logic. 2. Multi-value fusion logic for SET/CMOS hybrid circuits. 2. Multi-value fusion logic for SET/CMOS hybrid circuits. 2. Multi-value fusion logic for SET/CMOS hybrid circuits. 3. Multi-value fusion logic for SET/CMOS hybrid circuits. 4. Multi-value fusion logic for SET/CMOS hybrid circuits. 2. Performance evaluation of design and integration of various application systems (responsible for: Aoki). Design results of main function systems of previous year. Design trial of large-scale application systems LSI. Specific design, single electronic connection (CAM) design. 4-value SRAM is used for SET, time division, and multi-input SET logic and CMOS logic are implemented. For this purpose, information retention, search, and integration of electronic CAM design, proposal technology, and evaluation are discussed.

项目成果

Formal Design of Decimal Arithmetic Circuits Using Arithmetic Description Language

使用算术描述语言的十进制算术电路的形式化设计

• 发表时间: 2006
• 期刊: 2006 IEEE International Symposium on Intelligent Signal Processing and Communication Systems
• 作者: N. Homma;Y. Watanabe;T. Aoki;T. Higuchi;Yuki Watanabe;Naofumi Homma;Katsuhiko Degawa;Koichi Ito;Naofumi Homma;Naofumi Homma;Koichi Ito;Yuki Watanabe
• 通讯作者: Yuki Watanabe

A High-Density Content-Addressable Memory Using Single-Electron Transistors

使用单电子晶体管的高密度内容寻址存储器

• 发表时间: 2006
• 期刊: International Symposium on Bio- and Nano-Electronics
• 作者: 出川;青木;樋口;猪川;高橋
• 通讯作者: 高橋

Arithmetic Module Generator Based on Arithmetic Description Language

基于算术描述语言的算术模块生成器

• 发表时间: 2006
• 期刊: The 13th Workshop on Synthesis and System Integration of Mixed Information Technologies
• 作者: N. Homma;Y. Watanabe;T. Aoki;T. Higuchi;Yuki Watanabe
• 通讯作者: Yuki Watanabe

Multiple-Valued Logic as a New Computing Paradigm --- A Brief Survey of Higuchi's Research on Multiple-Valued Logic

多值逻辑作为一种新的计算范式——樋口多值逻辑研究简述

• 发表时间: 2005
• 期刊: Journal of Multiple-Valued Logic and Soft Computing 11・5-6
• 作者: 井田哲雄;浜名誠;Yuki Watanabe;Naofumi Homma;Katsuhiko Degawa;Naofumi Homma;Naofumi Homma;Naofumi Homma;Yuki Watanabe;Katsuhiko Degawa;Katsuhiko Degawa;Naofumi Homma;Michitaka Kameyama
• 通讯作者: Michitaka Kameyama

Graph-Based Representation for Analyzing Fast Addition Algorithms

用于分析快速加法算法的基于图的表示

• 发表时间: 2005
• 期刊: Proceedings of the 7th International Symposium on Representations and Methodology of Future Computing Technologies
• 作者: Y-T.Chen;X.Han;M.Okada;Y.Chen;Naofumi Homma
• 通讯作者: Naofumi Homma