導電性高分子末端への電気化学的ナノ電極接続法の開発

本研究では、はじめに単一分子レベルで制御した二次元表面結晶、及びその積層構造を電気化学エピタキシャル重合により構築し、ヨウ素で表面修飾した金単結晶基板に導電性高分子(ポリチオフェン)の大面積・完全結晶を作成する。次に作成した二次元表面結晶や高配向結晶を載せた金単結晶基板に電子線描画法、電気化学エッチング法、真空蒸着法などにより導電性高分子に電極を接続する新しい方法論を開発することを目的とする。本年度は、分子ワイヤーに電極を接続する二種類の手法を検討した。(1)電気化学エピタキシャル重合法を用いて、ヨウ素-金電極上に単一分子レベルで重合させた分子ワイヤーの表面二次元結晶を、接着性高分子を介して表面酸化シリコン基板(絶縁性基板)に転写し、金の真空蒸着により分子ワイヤーへの電極接続を行った。ギャップ間隔が10μmとマクロながら、FETを作製し、大きな移動度を得ることができた。(2)電子ビームリソグラフィーとナノプリント法を用いて、30nm間隔のナノギャップ電極を作製する新しい手法を開発した。SOGレジストを塗布したシリコン基板に電子ビームリソグラフィーにより30nmギャップのモールドを作製した後、その上に金剥離層としてクロムを数nm蒸着した後、電極材料である金を50nm厚ほど蒸着した。これをポリエチレンテレフタレート(PET)基板上に圧着転写し、30nm間隔のナノギャップ電極を精度良く作製する新しい方法を開発した。電子ビームリソグラフィーの条件を変えて、30-110nmの間隔のナノギャップ電極を作製することに成功した。

本研究では、はじめに単一分子レベルで制御した二次元表面結晶、及びその積層構造を電気化学エピタキシャル重合により構築し、ヨウ素で表面修飾した金単結晶基板に導電性高分子(ポリチオフェン)の大面積・完全結晶を作成する。次に作成した二次元表面結晶や高配向結晶を載せた金単結晶基板に電子線描画法、電気化学エッチング法、真空蒸着法などにより導電性高分子に電極を接続する新しい方法論を開発することを目的とする。本年度は、分子ワイヤーに電極を接続する二種類の手法を検討した。(1)電気化学エピタキシャル重合法を用いて、ヨウ素-金電極上に単一分子レベルで重合させた分子ワイヤーの表面二次元結晶を、接着性高分子を介して表面酸化シリコン基板(絶縁性基板)に転写し、金の真空蒸着により分子ワイヤーへの電極接続を行った。ギャップ間隔が10μmとマクロながら、FETを作製し、大きな移動度を得ることができた。(2)電子ビームリソグラフィーとナノプリント法を用いて、30nm間隔のナノギャップ電極を作製する新しい手法を開発した。SOGレジストを塗布したシリコン基板に電子ビームリソグラフィーにより30nmギャップのモールドを作製した後、その上に金剥離層としてクロムを数nm蒸着した後、電極材料である金を50nm厚ほど蒸着した。これをポリエチレンテレフタレート(PET)基板上に圧着転写し、30nm間隔のナノギャップ電極を精度良く作製する新しい方法を開発した。電子ビームリソグラフィーの条件を変えて、30-110nmの間隔のナノギャップ電極を作製することに成功した。