Research on Self-Checking VLSI Processors

自检超大规模集成电路处理器的研究

基本信息

  • 批准号:
    60460132
  • 负责人:
  • 金额:
    $ 4.61万
  • 依托单位:
  • 依托单位国家:
    日本
  • 项目类别:
    Grant-in-Aid for General Scientific Research (B)
  • 财政年份:
    1985
  • 资助国家:
    日本
  • 起止时间:
    1985 至 1986
  • 项目状态:
    已结题

项目摘要

A concept of the error secure and the error propagating interfaces of the subsystems in a digital system is introduced, and shown to be useful for practical design and verification for a strongly fault-secure system which is known to achieve the TSC goal. A sufficient condition is shown for subsystem interfaces to meet in order for it to be possible to construct a strongly fault-secure system with no checkers used to monitor the embedded interfaces. Based on the error secure/propagating concept, a design is presented for the strongly fault secure microprocessor which implements the instruction set of Intel's i8080 8-bit microprocessor. In the design, a complete set of building blocks is defined and all the partial interfaces are verified for the error secure/propagating property. Only four checkers are used at the embedded interfaces in the resulting strongly fault-secure processor.
介绍了数字系统中各子系统的错误安全接口和错误传播接口的概念,并证明了它们对实现TSC目标的强故障安全系统的实际设计和验证是有用的。给出了子系统接口需要满足的一个充分条件,从而可以构造一个不使用检查器监视嵌入式接口的强故障安全系统。基于错误安全/传播的概念,设计了一种实现Intel i8080 8位微处理器指令集的强错误安全微处理器。在设计中,定义了一套完整的构建块,并验证了所有部分接口的错误安全/传播属性。在得到的强故障安全处理器的嵌入式接口上只使用了四个检查器。

项目成果

期刊论文数量(36)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
河村俊明: 昭和60年度電子通信学会総合全国大会. 7. 61 (1985)
川村俊明:1985 年 IEICE 大会。7. 61 (1985)
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
南谷崇: 電子通信学会技術研究報告. 85. 7-12 (1985)
南宫隆:IEICE 技术研究报告。85. 7-12 (1985)
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
南谷 崇: 電子通信学会論文誌(D). J68-D. 2015-2026 (1985)
Takashi Minamiya:电子与通信工程师学会期刊(D)2015-2026(1985)。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
T.Yoneda: "The container concept for relay packets in fault-tolerant computer networks" Proc.FTCS-16. 190-195 (1986)
T.Yoneda:“容错计算机网络中中继数据包的容器概念”Proc.FTCS-16。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
南谷 崇: IEEE Trans.on Computers. 1. 1121-1123 (1987)
南谷隆:IEEE Trans.on 计算机。1. 1121-1123 (1987)
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

YONEDA Tomohiro其他文献

YONEDA Tomohiro的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('YONEDA Tomohiro', 18)}}的其他基金

Study on Implementation for Greatly Reducing Power Dissipation of Serial Communication Mechanisms
大幅降低串行通信机制功耗的实现方法研究
  • 批准号:
    15H02254
  • 财政年份:
    2015
  • 资助金额:
    $ 4.61万
  • 项目类别:
    Grant-in-Aid for Scientific Research (A)
Optimization techniques for asynchronous circuit design
异步电路设计的优化技术
  • 批准号:
    23300020
  • 财政年份:
    2011
  • 资助金额:
    $ 4.61万
  • 项目类别:
    Grant-in-Aid for Scientific Research (B)
A Fundamental Study on Hardware Accelerator for SVG
SVG硬件加速器的基础研究
  • 批准号:
    20500059
  • 财政年份:
    2008
  • 资助金额:
    $ 4.61万
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
Research on an efficient analysis method of real-time software based on a level oriented net model
基于面向层次网络模型的实时软件高效分析方法研究
  • 批准号:
    15300009
  • 财政年份:
    2003
  • 资助金额:
    $ 4.61万
  • 项目类别:
    Grant-in-Aid for Scientific Research (B)
Research on a synthesis and verification tool for high performance asynchronous circuits
高性能异步电路综合与验证工具的研究
  • 批准号:
    12680334
  • 财政年份:
    2000
  • 资助金额:
    $ 4.61万
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
Research on formal verification of asynchronous logic circuits with bounded delays
有界时延异步逻辑电路形式化验证研究
  • 批准号:
    09680329
  • 财政年份:
    1997
  • 资助金额:
    $ 4.61万
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了