非整数分周器を用いた広帯域ディジタル位相同期ループ

使用分数分频器的宽带数字锁相环

• 批准号: 06650394
• 负责人: 森 真作
• 金额: $ 1.28万
• 依托单位: Keio University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for General Scientific Research (C)
• 财政年份: 1994
• 资助国家: 日本
• 起止时间: 1994 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-06650394/
• 关键词: ディジタル位相同期ループ; 非整数分周器; 初期同期範囲; 引き込み時間

本研究では、簡単な回路構成で、極めて広い同期範囲および高速引き込みを実現するDPLLの確立を目的とし、その一手段として非整数分周器を用いた広帯域DPLLを考案した。本DPLLでは、入力周波数に応じて分周比を変化させ、更に非整数分周器によって周波数誤差除去することで入力周波数に適した自走周波数を得ることができる。従って、考案したDPLLは極めて広い初期同期範囲を得ることがきでた。また、周波数誤差の除去後、分周器のリセットにより位相誤差を除去するため、入出力信号の位相を揃え、初期位相誤差を取り除くため引き込み過程が高速に完了する特性を持つ。更に本DPLLは、従来の2値量子化DPLLに非整数分周器を不加しただけであるので、回路構成は非常に簡単である。本研究で考案したDPLLの有用性を確認するために、理論および論理回路レベルでの回路設計・試作による実験から本DPLLの動作と同期範囲、引き込み特性を評価した。その結果、本DPLLは未知の周波数に対しても同期可能であること、高速引き込みが可能であることを明らかにした。従って、一度ある周波数帯に対して本DPLLを設計すれば、無調整で使用することができ、極めて汎用性が高い。更に、本DPLLは高速引き込みも可能であるので、ディジタルデータ通信のビット同期に極めて有効である。

In this paper, we study the establishment of DPLL in the form of simple loop, high speed loop and high frequency loop. This DPLL is designed to reduce the number of incoming cycles, reduce the number of incoming cycles, and reduce the number of incoming cycles. DPLL is the most important part of DPLL. After removing the cycle number error, the phase error of the splitter is removed, the phase error of the input signal is removed, and the initial phase error is removed. In addition, this DPLL has two values of quantization. The non-integer divider is not added, and the loop structure is very simple. This study examines the usefulness of the DPLL and evaluates its operation, synchronization, and performance characteristics. As a result, it is clear that this DPLL may have unknown cycles at the same time, and high-speed transmission may be possible. This DPLL is designed for high frequency, high frequency and high versatility without adjustment. In addition, the DPLL has a high speed transmission speed and a high speed transmission speed.

项目成果

鮫島 博: "測定器用PLL周波数シンセサイザ" 電子情報通信学会技術研究報告[情報理論]. Vol.94. 67-70 (1994)

Hiroshi Samejima：“用于测量仪器的 PLL 频率合成器”IEICE 技术报告 [信息理论] 第 67-70 卷 (1994)。

Takahiko Saba: "Fast Acquisition PLL Synthesizer Using Parallel N-Stage Cycle Swallower(NSCS)" Proc. of IEEE International Symposium on Spread Spectrum Techniques & Its Applications. Vol.1. 352-356 (1994)

Takahiko Saba：“使用并行 N 级循环吞噬器 (NSCS) 的快速采集 PLL 合成器”Proc。

Fumiyo Sato: "Performance Evaluation of Digital Phase-Locked Loop Using Fractional Divider" Proc. of International Symposium on Information Theory & Its Applications. Vol.2. 1107-1110 (1994)

Fumiyo Sato：“使用小数分频器的数字锁相环的性能评估”Proc。

Takahiko Saba: "Analysis of Frequency-Hopped Signal Tracking Loop" Proc. of Information Symposium on Information Theory & Its Applications. Vol.1. 133-137 (1994)

Takahiko Saba：“跳频信号跟踪环路分析”Proc。

佐藤 文代: "非整数分周器を用いた広帯域ディジタル位相同期ループ" 電子情報通信学会論文誌(B-I). 1. 86-93 (1995)

Fumiyo Sato：“使用非整数分频器的宽带数字锁相环”电子、信息和通信工程师学会汇刊 (B-I) 1. 86-93 (1995)。