次世代メモリの研究を飛躍的に促進する電気的特性の統計的計測プラットフォーム技術

本研究の目的は、次世代メモリ材料等の創出に資する電気的特性の統計的計測を行う新規大規模テスト回路を提案・作製し、短ターンアラウンドタイム・低コストでの半導体素子の試作及び統計的評価を可能にするプラットフォーム技術を確立することである。まず電気的特性の統計的計測を行う新規大規模テスト回路の試作品を設計し、半導体製造プロセスを用いて作製した。テスト回路には動作原理検証用ポリシリコン抵抗素子を搭載し、追加製造プロセスによるメモリ素子の形成を行うことなく、回路の動作検証を行うことを可能にした。この試作品テスト回路の動作検証の結果、テスト回路が問題なく動作することを確認した。さらに検証用ポリシリコン抵抗素子の抵抗値を、配線等の寄生抵抗の影響を極力排除しながら計測することに成功した。また追加製造プロセスを行いメモリ素子の試作を行い、追加プロセスによるメモリ素子形成が十分に可能であることを確認している。今後、追加製造プロセスによって次世代メモリ材料を形成し、短ターンアラウンドタイム・低コストでのメモリ素子の試作、及び電流・抵抗といった電気的特性の統計的評価手法の実証を行う。この実証をもって、次世代メモリの評価プラットフォーム技術として確立する。またプラットフォーム技術を利用して、次世代メモリに適した材料の選定及び高性能なメモリ素子を作成するための指針を明らかにする。さらに次世代メモリの信頼性評価のため物理現象に則った故障原因について調査を行う。

本研究の目的は、次世代メモリ材料等の創出に資する電気的特性の統計的計測を行う新規大規模テスト回路を提案・作製し、短ターンアラウンドタイム・低コストでの半導体素子の試作及び統計的評価を可能にするプラットフォーム技術を確立することである。まず電気的特性の統計的計測を行う新規大規模テスト回路の試作品を設計し、半導体製造プロセスを用いて作製した。テスト回路には動作原理検証用ポリシリコン抵抗素子を搭載し、追加製造プロセスによるメモリ素子の形成を行うことなく、回路の動作検証を行うことを可能にした。この試作品テスト回路の動作検証の結果、テスト回路が問題なく動作することを確認した。さらに検証用ポリシリコン抵抗素子の抵抗値を、配線等の寄生抵抗の影響を極力排除しながら計測することに成功した。また追加製造プロセスを行いメモリ素子の試作を行い、追加プロセスによるメモリ素子形成が十分に可能であることを確認している。今後、追加製造プロセスによって次世代メモリ材料を形成し、短ターンアラウンドタイム・低コストでのメモリ素子の試作、及び電流・抵抗といった電気的特性の統計的評価手法の実証を行う。この実証をもって、次世代メモリの評価プラットフォーム技術として確立する。またプラットフォーム技術を利用して、次世代メモリに適した材料の選定及び高性能なメモリ素子を作成するための指針を明らかにする。さらに次世代メモリの信頼性評価のため物理現象に則った故障原因について調査を行う。