High-Level Synthesis of VLSI Processors Based on Logic-in-Memory Architecture

基于内存逻辑架构的VLSI处理器的高级综合

基本信息

批准号：
16500044
负责人：
KUDOH Takao
金额：
$ 2.3万
依托单位：
Hachinohe National College of Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2004
资助国家：
日本
起止时间：
2004 至 2006
项目状态：
已结题

项目摘要

One of the most serious problem in recent VLSI system is data transfer bottleneck between memories and processing elements. To solve the problem, a model of highly parallel VLSI processor is presented. A logic-in-memory module composed of a processing element, a register and a local memory is defined as a basic building block to form a regular parallel structure. The data transfers between adjacent modules are done simply in a single clock period by a shift-register chain.A high-level synthesis method is discussed on the hardware model, when a data-dependency graph corresponding to a processing algorithm is given. We must simultaneously consider both scheduling and allocation for the time optimization problem under a constraint of a chip area. That is, we consider the best scheduling together with allocation such that the processing time become minimum under a constraint of a fixed number of modules. A genetic algorithm and a heuristic algorithm are proposed for the problem. As a result, it is made clear that the proposed high-level synthesis method is very effective to design special-purpose VLSI processors free from data transfer bottleneck.

最近，VLSI系统中最严重的问题之一是记忆和处理元素之间的数据传输瓶颈。为了解决该问题，提出了高度并行VLSI处理器的模型。由处理元素，寄存器和本地内存组成的记忆中的逻辑模块定义为形成常规并行结构的基本构建块。相邻模块之间的数据传输仅在单个时钟周期内通过换档链进行。当给出了与处理算法相对应的数据依赖性图时，在硬件模型上讨论了高级合成方法。我们必须同时考虑在芯片区域的限制下的时间优化问题的调度和分配。也就是说，我们将最佳的调度与分配一起考虑，以便在固定数量的模块的限制下处理时间最小。为该问题提出了遗传算法和启发式算法。结果，可以清楚地表明，提出的高级合成方法非常有效地设计了无数据传输瓶颈的特殊用途VLSI处理器。

项目成果

期刊论文数量（14）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

アナログ回路のパラメータ故障診断の基本検討

模拟电路参数故障诊断基础研究

DOI：
发表时间：
2004
期刊：
2004年電子情報通信学会エレクトロニクスソサエティ大会論文誌 c-12-2
影响因子：
0
作者：
中川知基;鷲崎弘宜;斉藤勇樹;深澤良彰;久慈憲夫
通讯作者：
久慈憲夫

貪欲算法に基づくロジックインメモリVLSIのハイレベルシンセシス

基于贪心算法的内存逻辑VLSI高级综合

DOI：
发表时间：
2006
期刊：
計測自動制御学会東北支部第229回研究集会 (2006.6.9)資料 229-7
影响因子：
0
作者：
櫻田卓也;工藤隆男;亀山充隆
通讯作者：
亀山充隆

High Level Synthesis of a Logic-in-Memory VLSI Based on a Greedy algorithm

基于贪婪算法的内存逻辑 VLSI 的高级综合

DOI：
发表时间：
2006
期刊：
The Society of Instrument and Control Engineers Tohoku Chapter Report vol.229-7
影响因子：
0
作者：
Takuya Sakurada;Takao Kudoh;Michitaka Kameyama
通讯作者：
Michitaka Kameyama

アナログ回路の故障診断手法の検討

模拟电路故障诊断方法研究