化合物半導体薄膜結晶のヘテロ成長における結晶性の性御

II-VI族化合物半導体のヘテロ成長において、(1)開管減圧水素輸送法によるGaAs基板上ZnSeヘテロエピ成長において、ZnSe/GaAsヘテロエピ界面にZnSe/ZnS_xSe_1 _x(x=0.16)歪み多層膜(各層の厚さ約1500Å)を挿入した結果、ZnSe成長層のX線回折ピークの半値幅が減少すると共に、表面モフォロジーが改善された。また、歪み多層膜上のZnSe成長層の成長速度は約1/2程度に低下した。これは格子歪み緩和時の不整合転位発生に伴って形成される成長層表面のすじ状の凹凸に起因するものと考えられる。(2)ジメチル亜鉛及び硫化水素をもちいたMOCVD法により、GaP基板上にZnSを成長させた。VI-II比を小さくするほど(111)A面上の成長速度が小さく、H_2の熱分解プロセスが(111)A及びB面の成長を律速し、成長速度差の原因となっていることが示唆された。MOCVD法によるIII-V族化合物半導体成長において(1)格子ミスマッチの大きいGaAs基板上InAs成長において、380℃での低温成長層を初期バックファ層として挿入することにより、X線ロッキングカーブの半値幅が大幅に低下し、また、GaとInの相互拡散(特に基板から成長層へのGaの拡散)が減少した。(2)InGaAs、InGaPの成長において、トリメチルInはトリメチルGaより分解速度が大きく、横型成長炉で組成を制御するためにはキャリアガス流速を上げることが必須である。また、フォスフィンよりアルシンと反応しやすく、その結果両者で成長層へのInの取込み率に差が見られる。などの結果を得た。

II-VI族化合物半導体のヘテロ成長において、(1)開管減圧水素輸送法によるGaAs基板上ZnSeヘテロエピ成長において、ZnSe/GaAsヘテロエピ界面にZnSe/ZnS_xSe_1 _x(x=0.16)歪み多層膜(各層の厚さ約1500Å)を挿入した結果、ZnSe成長層のX線回折ピークの半値幅が減少すると共に、表面モフォロジーが改善された。また、歪み多層膜上のZnSe成長層の成長速度は約1/2程度に低下した。これは格子歪み緩和時の不整合転位発生に伴って形成される成長層表面のすじ状の凹凸に起因するものと考えられる。(2)ジメチル亜鉛及び硫化水素をもちいたMOCVD法により、GaP基板上にZnSを成長させた。VI-II比を小さくするほど(111)A面上の成長速度が小さく、H_2の熱分解プロセスが(111)A及びB面の成長を律速し、成長速度差の原因となっていることが示唆された。MOCVD法によるIII-V族化合物半導体成長において(1)格子ミスマッチの大きいGaAs基板上InAs成長において、380℃での低温成長層を初期バックファ層として挿入することにより、X線ロッキングカーブの半値幅が大幅に低下し、また、GaとInの相互拡散(特に基板から成長層へのGaの拡散)が減少した。(2)InGaAs、InGaPの成長において、トリメチルInはトリメチルGaより分解速度が大きく、横型成長炉で組成を制御するためにはキャリアガス流速を上げることが必須である。また、フォスフィンよりアルシンと反応しやすく、その結果両者で成長層へのInの取込み率に差が見られる。などの結果を得た。