CVD法による透明導電性薄膜の合成

点击翻译按钮获取中文摘要

原料として新たにフッ素をその構造中に取り込んだ1成分原料である2エチルヘキサン酸インジウム誘導体を新たに合成し、それを用いた In_2O_3:F(FIO)膜の合成方法を開発した。この方法によると、膜形成時にフッ素が膜中に取り込まれ高いキャリア濃度を与えることができ、低抵抗のFIO膜を形成することができる。反応温度350〜450℃で多結晶膜が得られた。膜厚320nmの膜の抵抗率は4.4×10^<-4>Ω・cmで、表面抵抗は13.8Ω/□となる。以上の研究と並行して、In_2O_3:F(FIO)膜より優れた透明導電性を示すIn_2O_3:Sn(ITO)膜の合成法の開発を行ない、得られた膜の性能評価を行なった。原料としては無害で取り扱いの容易なアセチルアセトナ-トインジウムとアセチルアセトナ-ト錫を用いた。大気圧下、450℃で成膜した膜厚215nmの膜の抵抗率は1.8×10^<-4>Ωcmで、400nmΩヒの波長範囲の光の透過率は90%以上である。膜中のSn/Inの原子比は0.03/である。膜の構造と特性に与えるSnド-ピングの影響をキャリア濃度とHall移動度に基づいて考察した。その結果、アセチルアセトナ-トインジウムーアセテルアセトナ-ト錫(II)系では原子比0.03以上のSn原子はIn_2O_3格子に有効に組み込まれるいことがわかった。アセチルアセトナ-ト錫から酸化錫膜の合成も行なった。大気圧下、230℃以上で、高い成膜速度で多結晶膜が得られた。この膜は膜厚が1μm以上になると、基板温度や原料の蒸気圧によらず、〔002〕配向性が非常に強くなることがわかった。