シリコンナノドットを用いた論理機能選択デバイス

シリコン集積回路の極めて大きな問題点である、高機能化に向けての集積度の向上と消費電力の低下の両立を実現し、これとともに微細化に伴うサイズ揺らぎの問題を解決するための、新たなデバイス系を、シリコンのCMOS技術をベースに構築することを目指した。このため、多数のナノドットを用いて揺らぎの効果を緩和し、多数のドットを用いたことによる面積拡大をドット間の単電子伝導を利用した高機能化で、省エネ化とともに補う方式を提案した。本年度は、ナノドットアレイによるフレキシブルな多入力・多出力機能性デバイスを目指して、本課題で提案したシリコンナノドットアレイ構造を従来のCMOSプロセスにより試作し、高い機能を実証するとともに、揺らぎ緩和の効果について、シミュレーションにより示した。1.Siナノドットアレイデバイスの作製と評価シリコンCMOSプロセスにより作製したシリコンのナノドットアレイ上に、2つの入カゲート、さらにその上に機能を制御するための制御ゲートを取り付けた構造を作成した。高機能な2入力の論理ゲートデバイスとして動作させると同時に、マルチドット単電子デバイス特有のドットサイズの揺らぎを許容するため、制御ゲート電圧を変えて、2入力の論理関数を制御ゲート電圧で可変とすることを目指した。その結果、主要な2入力の論理関数のすべてを性gyゲート電圧を変えることで表現できることを実験的に示した。2.シミュレーションによる評価上記の多入力ゲートドットアレイデバイスについて、ランダムなトンネル現象を考慮した伝導特性評価シミュレータを構築し、ナノドットのサイズ揺らぎをどの程度緩和できるかを検討した。その結果、ドットの配置を考慮することで小さな規模のドットアレイを仮定したにもかかわらず、高い確率でフレキシブルな論理機能可変デバイスが実現できることが判明した。

シリコン集積回路の極めて大きな問題点である、高機能化に向けての集積度の向上と消費電力の低下の両立を実現し、これとともに微細化に伴うサイズ揺らぎの問題を解決するための、新たなデバイス系を、シリコンのCMOS技術をベースに構築することを目指した。このため、多数のナノドットを用いて揺らぎの効果を緩和し、多数のドットを用いたことによる面積拡大をドット間の単電子伝導を利用した高機能化で、省エネ化とともに補う方式を提案した。本年度は、ナノドットアレイによるフレキシブルな多入力・多出力機能性デバイスを目指して、本課題で提案したシリコンナノドットアレイ構造を従来のCMOSプロセスにより試作し、高い機能を実証するとともに、揺らぎ緩和の効果について、シミュレーションにより示した。1.Siナノドットアレイデバイスの作製と評価シリコンCMOSプロセスにより作製したシリコンのナノドットアレイ上に、2つの入カゲート、さらにその上に機能を制御するための制御ゲートを取り付けた構造を作成した。高機能な2入力の論理ゲートデバイスとして動作させると同時に、マルチドット単電子デバイス特有のドットサイズの揺らぎを許容するため、制御ゲート電圧を変えて、2入力の論理関数を制御ゲート電圧で可変とすることを目指した。その結果、主要な2入力の論理関数のすべてを性gyゲート電圧を変えることで表現できることを実験的に示した。2.シミュレーションによる評価上記の多入力ゲートドットアレイデバイスについて、ランダムなトンネル現象を考慮した伝導特性評価シミュレータを構築し、ナノドットのサイズ揺らぎをどの程度緩和できるかを検討した。その結果、ドットの配置を考慮することで小さな規模のドットアレイを仮定したにもかかわらず、高い確率でフレキシブルな論理機能可変デバイスが実現できることが判明した。