Holistic Integration Engineering with Micro-assembly and Wirelets

微装配和无线的整体集成工程

• 批准号: 22K18291
• 负责人: 福島 誉史
• 金额: $ 16.64万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Challenging Research (Pioneering)
• 财政年份: 2022
• 资助国家: 日本
• 起止时间: 2022-06-30 至 2025-03-31
• 项目状态: 未结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-22K18291/
• 关键词: チップレット; アセンブリ; Cuピラー; 半導体実装工学; フレキシブルインターコネクト; FHE; TSV; 3D-IC; 実装工学; システムインテグレーション; 垂直配線; フレキシブル集積

目標として、直径100μm、高さ500μmのCu配線形成ブロック等をピッチ300μm、位置精度1μm以内でアセンブリし、次々世代のロジック/メモリ混載CPUシステムを模倣した積層チップやフレキシブル・ハイブリッド・エレクトロニクス（FHE)の集積化実装構造体を接続する。微小コンポーネントのアセンブリを研究対象とし、アスペクト比を含め寸法効果等を追求する。どこまで小さいコンポーネントを逐次的、並列的にアセンブリできるのか、またその支配要因が何であるかを探求し、エレクトロニクス実装工学を深耕する。書籍が薄い冊子になるとブックレット、液滴（ドロップ）が小さくなるとドロップレットと呼ばれるが、最近では半導体チップを機能ブロックに分割した小さいサブシステム「チップレット」が話題となっている。ここでは配線を短く個片化したものを「ワイヤレット」と呼ぶ。本研究では、高いアスペクト比を有する立体的な微細配線ブロック「ワイヤレット」を極小コンポーネントとみなし、「ワイヤレット」のアセンブリで積層チップ等を接続する新しいエレクトロニクス実装工学の概念を提唱し、その実現可能性を探索してこの学問を開拓するのが目的である。Pick&Placeと自己組織化手法を探索、比較し、実用レベルのシステム集積化に適合可能性が高い方法論を確立する。この技術はフレキシブルデバイスだけではなく、リジッドなシステム集積にも資する技術となる。

Objective: To establish an integrated integrated structure for the next generation of mixed-load CPU systems by using Cu alignment lines with a diameter of 100μ m and a height of 500μm to form a multi-layer structure with a position accuracy of less than 1μm and a height of 300μm. The research of micro-computer technology is aimed at the development of micro-computer technology, and the research of micro-computer technology is aimed at the development of micro-computer technology. The main reason for the development of the new technology is to explore and improve the technology of equipment installation. Books and pamphlets, droplets, and more recently, semiconductor products have been used as functional components. This is the first time that I've seen this. This study aims to explore the possibility of realizing the new concept of micro-wiring engineering by connecting the three dimensional micro-wiring with the high quality ratio, the extremely small size distribution, and the multi-layer distribution. Pick&Place is a methodology for exploring, comparing, and implementing organizational integration. This technology is a technology that integrates all kinds of resources.

项目成果

Smart Skin Display の要素技術研究III: 銅ピラーのアセンブリによるTXV 形成とフレキシブル配線の細線化

智能皮肤显示基础技术研究三：铜柱组装形成TXV及柔性布线细化

• 发表时间: 2023
• 作者: 篠田 敦志;煤孫 祐樹;劉 暢;星 匡朗;申 家屹，木野 久志;田中 徹;福島 誉史
• 通讯作者: 福島 誉史

3D-IC/TSVの最新動向と自己組織化による三次元実装／ヘテロ集積

3D-IC/TSV 和通过自组装实现三维封装/异质集成的最新趋势

• 发表时间: 2021
• 作者: 本間和志;藤澤剛;佐藤孝憲;齊藤晋聖;福島 誉史
• 通讯作者: 福島 誉史