Holistic Integration Engineering with Micro-assembly and Wirelets

目標として、直径100μm、高さ500μmのCu配線形成ブロック等をピッチ300μm、位置精度1μm以内でアセンブリし、次々世代のロジック/メモリ混載CPUシステムを模倣した積層チップやフレキシブル・ハイブリッド・エレクトロニクス（FHE)の集積化実装構造体を接続する。微小コンポーネントのアセンブリを研究対象とし、アスペクト比を含め寸法効果等を追求する。どこまで小さいコンポーネントを逐次的、並列的にアセンブリできるのか、またその支配要因が何であるかを探求し、エレクトロニクス実装工学を深耕する。書籍が薄い冊子になるとブックレット、液滴（ドロップ）が小さくなるとドロップレットと呼ばれるが、最近では半導体チップを機能ブロックに分割した小さいサブシステム「チップレット」が話題となっている。ここでは配線を短く個片化したものを「ワイヤレット」と呼ぶ。本研究では、高いアスペクト比を有する立体的な微細配線ブロック「ワイヤレット」を極小コンポーネントとみなし、「ワイヤレット」のアセンブリで積層チップ等を接続する新しいエレクトロニクス実装工学の概念を提唱し、その実現可能性を探索してこの学問を開拓するのが目的である。Pick&Placeと自己組織化手法を探索、比較し、実用レベルのシステム集積化に適合可能性が高い方法論を確立する。この技術はフレキシブルデバイスだけではなく、リジッドなシステム集積にも資する技術となる。

目標として、直径100μm、高さ500μmのCu配線形成ブロック等をピッチ300μm、位置精度1μm以内でアセンブリし、次々世代のロジック/メモリ混載CPUシステムを模倣した積層チップやフレキシブル・ハイブリッド・エレクトロニクス（FHE)の集積化実装構造体を接続する。微小コンポーネントのアセンブリを研究対象とし、アスペクト比を含め寸法効果等を追求する。どこまで小さいコンポーネントを逐次的、並列的にアセンブリできるのか、またその支配要因が何であるかを探求し、エレクトロニクス実装工学を深耕する。書籍が薄い冊子になるとブックレット、液滴（ドロップ）が小さくなるとドロップレットと呼ばれるが、最近では半導体チップを機能ブロックに分割した小さいサブシステム「チップレット」が話題となっている。ここでは配線を短く個片化したものを「ワイヤレット」と呼ぶ。本研究では、高いアスペクト比を有する立体的な微細配線ブロック「ワイヤレット」を極小コンポーネントとみなし、「ワイヤレット」のアセンブリで積層チップ等を接続する新しいエレクトロニクス実装工学の概念を提唱し、その実現可能性を探索してこの学問を開拓するのが目的である。Pick&Placeと自己組織化手法を探索、比較し、実用レベルのシステム集積化に適合可能性が高い方法論を確立する。この技術はフレキシブルデバイスだけではなく、リジッドなシステム集積にも資する技術となる。