Formale Verifikation sequentieller und arithmetischer Schaltungsblöcke durch strukturelle Methoden

点击翻译按钮获取中文摘要

Ziel des Projektes ist die Entwicklung neuer Algorithmen für die formale Verifikation sequentieller Schaltungen. Es werden Verifikationsaufgaben sowohl aus dem Bereich equivalence checking als auch aus dem Bereich model checking betrachtet...Es sollen strukturelle Verfahren zur Traversierung endlicher Automaten entwickelt werden, die einerseits zur Partitionierung des Verifikationsproblems in Teilprobleme, andererseits aber auch als eigenständige Algorithmen zur Lösung von Verifikationsaufgaben aus den Bereichen equivalence checking und model checking dienen können.