Formale Verifikation sequentieller und arithmetischer Schaltungsblöcke durch strukturelle Methoden

使用结构方法对时序和算术电路块进行形式验证

• 批准号: 5198506
• 负责人: Professor Dr.-Ing. Wolfgang Kunz
• 金额: --
• 依托单位: Fachbereich Elektro- und Informationstechnik
• 依托单位国家: 德国
• 项目类别: Research Grants
• 财政年份: 1999
• 资助国家: 德国
• 起止时间: 1998-12-31 至 2005-12-31
• 项目状态: 已结题
• 来源: https://gepris.dfg.de/gepris/projekt/5198506?language=en
• 关键词: Formale; Verifikation; sequentieller; und; arithmetischer

Ziel des Projektes ist die Entwicklung neuer Algorithmen für die formale Verifikation sequentieller Schaltungen. Es werden Verifikationsaufgaben sowohl aus dem Bereich equivalence checking als auch aus dem Bereich model checking betrachtet...Es sollen strukturelle Verfahren zur Traversierung endlicher Automaten entwickelt werden, die einerseits zur Partitionierung des Verifikationsproblems in Teilprobleme, andererseits aber auch als eigenständige Algorithmen zur Lösung von Verifikationsaufgaben aus den Bereichen equivalence checking und model checking dienen können.

Ziel des Projektes is die Entwicklung neuer Schaltungen für die formale Verifikation sequentieller。Es韦尔登Verifikationsaufgaben sowohl aus dem Bereich equivalence checking als auch aus dem Bereich model checking betrachtet.作为韦尔登运行时的唯一结构，在Teilprobleme中对验证问题进行划分，并通过Bereichen等价性检验和模型检验对验证问题进行特征检验。