Giga-hertz VLSI-design with asynchronous wave-pipelines

点击翻译按钮获取中文摘要

Das beantragte Projekt hat zum Ziel, den Entwurf digitaler CMOS-Schaltungen im Giga-Hertz-Bereich unter Verwendung asynchroner Wave-Pipelines zu erforschen und die Anwendbarkeit asynchroner Wave-Pipelines für den VLSI-Systementwurf zu demonstrieren. Ausgehend von einer Bewertung von Prozeß-, Temperatur- und Spannungsschwankungen auf asynchrone Wave-Pipeline-Architekturen soll diese generische Architektur auf zyklische Strukturen verallgemeinert werden. Der Entwurf von Steuerwerken mit asynchronen Wave-Pipelines soll dabei erforscht und diese hinsichtlich Ausdrucksmächtigkeit, Geschwindigkeit, Fläche, Energie und Betriebssicherheit mit konventionellen synchronen und asynchronen Steuerwerken verglichen werden. Entscheidend für den Systementwurf sind Gesichtspunkte wie Kommunikation mit synchronen und elastischen asynchronen Komponenten sowie Testbarkeit. Die praktische Relevanz der erforschten Konzepte soll anhand eines Elliptic-Curve-Public-Key-Cryptosystem-Chips nachgewiesen werden. Da dem Layout bei Frequenzen über 1 GHz entscheidende Bedeutung zukommt, sind bekannte Verfahren zur Auslegung und Plazierung der Buffer sowie Abschirmungsmaßnahmen gegen Übersprechen und Rauschen zu bewerten und geeignet weiterzuentwickeln.