順序機械の設計検証のための暗黙状態数え上げの並列化に関する研究

时序机设计验证隐式状态枚举并行化研究

基本信息

  • 批准号:
    05780253
  • 负责人:
  • 金额:
    $ 0.58万
  • 依托单位:
  • 依托单位国家:
    日本
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
  • 财政年份:
    1993
  • 资助国家:
    日本
  • 起止时间:
    1993 至 无数据
  • 项目状态:
    已结题

项目摘要

本研究では、論理関数の効率的な表現方法である二分決定グラフを用いた、順序回路の到達可能状態の数え挙げ手法の並列化を行った。本手法は暗黙状態数え挙げ(Implicit State Enumeration)と呼ばれ、順序回路の検証やテスト生成に使用されている。暗黙状態数え挙げは、基本的に初期状態から到達できる状態集合を網羅する手法である。順序回路において現状態と入力から次状態を決める関数は、状態を二進符合化することにより論理関数として表される。また、これまでに到達した状態集合なども、集合に属する時に1となる論理関数である特性関数で表される。本研究ではこれらの論理関数を並列二分決定グラフ処理手法で扱うことの研究を行なった。これらの論理関数の処理は、基本的には論理演算の複数個の列となるので、ここでは一般化した問題として、与えられた論理演算の列をいかに高速に処理するかの研究を行なった。並列処理手法としては、Shannon展開法を用いたもの、出力毎に処理する手法を用いたもの、Shannonの展開法を一般化したものの三つについて研究を行ない、多くの主記憶容量を要する論理関数に対してはShannonの展開法が優れていることと、一般的なベンチマークの回路に対しては出力毎の分割法が有効であるという結果を得た。Shannon展開の一般化については現在も研究を継続している。富士通研究所のAP1000を使用した実験では、乗算器の処理を512プロセサを用いて130倍程度の高速化を達成した他、一般的なベンチマーク回路に対しても64プロセサで、良い場合に27倍程度、平均で13倍程度の高速化を達成した。今後は暗黙状態数え挙げ処理特有の性質をより深く研究し、それを用いた並列化について考察する必要がある。
In this study, the method of expressing the efficiency of theoretically related numbers, the use of binary decision-making, and the parallelization method of reaching possible states of sequential loops are used. This technique uses Implicit State Enumeration and Sequential Loop Proof generation. The number of dark statuses, the basic initial status, and the set of statuses that have been reached are the basic and initial status. The sequence loop's current state is the input force, the secondary state is the decision number, and the state is the binary conformity number.また, これまでにarrives したstatus set なども, set に belongs to する时 に1 となるlogical relationship であるcharacteristics relationship でTable される. This study is based on the theoretical relationship between the number of parallel and dichotomous decisions and the treatment method of the method. The processing of これらのtheoretical calculations, the basic にはtheoretical calculations, the complex number sequence, and the general ここではChange the problem and solve the problem, and solve the problem with theoretical calculation and high-speed processing. The parallel processing technique is used, the Shannon expansion method is used, and the output method is used.いたもの、Shannonのexpansion methodをGeneralizationしたものの三つについて Researchを行ない、多くの Main memory capacity を す る Theory close number に対 し て は Shannon の expansion method が 优 れ て い る こ と と, The general method of splitting the power of the normal loop circuit is effective and the result is the same. The generalization of Shannon's expansion is currently being studied. Fujitsu Laboratories' AP1000 uses a multiplier, and the multiplier's processing speed is 512, which is 130 times faster. In general, the speed of the normal circuit circuit 64 is 27 times, and the average speed is 13 times. In the future, it is necessary to study the depth of the unique properties of the dark state number and to use the parallelization and investigation.

项目成果

期刊论文数量(4)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
木村 晋二: "非共有記憶型並列計算機上での二分決定グラフの並列処理アルゴリズムについて" 情報処理学会DAシンポジウム93. 129-132 (1993)
Shinji Kimura:“关于非共享内存并行计算机上的二进制决策图的并行处理算法”日本信息处理协会 DA 研讨会 93. 129-132 (1993)
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
木村晋二: "BDDの並列処理技術" 情報処理. 34. 624-630 (1993)
Shinji Kimura:《BDD并行处理技术》信息处理34。624-630(1993)。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
永見康一: "定義域限定に基づく論理関数分割を用いた並列論理検証" 情報処理学会第48回全国大会5B-2. 6-71-72 (1994)
Koichi Nagami:“基于域限制的使用逻辑功能分区的并行逻辑验证”日本信息处理学会第 48 届全国会议 5B-2(1994)。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
木村 晋二: "分散記憶型並列計算機に対する並列二分決定グラフ構成アルゴリズム" 情報処理学会第47回全国大会6H-8. 6-153-154 (1993)
Shinji Kimura:“分布式内存并行计算机的并行二进制决策图构造算法”日本信息处理学会第 47 届全国会议 6H-8(1993)。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

木村 晋二其他文献

Eigenvoice-Based Approach to Voice Conversion and Voice Quality Control
基于特征语音的语音转换和语音质量控制方法
  • DOI:
  • 发表时间:
    2009
  • 期刊:
  • 影响因子:
    0
  • 作者:
    松永 多苗子;木村 晋二;松永 裕介;Tomoki Toda
  • 通讯作者:
    Tomoki Toda
動的再構成可能配線について
关于动态可重配置路由
  • DOI:
  • 发表时间:
    2006
  • 期刊:
  • 影响因子:
    0
  • 作者:
    Youhua Shi;Nozomu Togawa;Shinji Kimura;Masao Yanagisawa;Tatsuo Ohtsuki;木村 晋二
  • 通讯作者:
    木村 晋二
Lingのキャリー計算に基づくparallel prefix adder合成について
基于Ling进位计算的并行前缀加法器综合

木村 晋二的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('木村 晋二', 18)}}的其他基金

再構成アクセラレータのための近似最適化手法
重构加速器近似优化方法
  • 批准号:
    23K28056
  • 财政年份:
    2024
  • 资助金额:
    $ 0.58万
  • 项目类别:
    Grant-in-Aid for Scientific Research (B)
再構成アクセラレータのための近似最適化手法
重构加速器近似优化方法
  • 批准号:
    23H03366
  • 财政年份:
    2023
  • 资助金额:
    $ 0.58万
  • 项目类别:
    Grant-in-Aid for Scientific Research (B)
サテライトコンピューティングシステムの信頼性と高性能化
卫星计算系统的可靠性和高性能
  • 批准号:
    21F21376
  • 财政年份:
    2021
  • 资助金额:
    $ 0.58万
  • 项目类别:
    Grant-in-Aid for JSPS Fellows
論理回路の合成手法および最適化手法の高速化に関する研究
加速逻辑电路综合与优化方法研究
  • 批准号:
    08780282
  • 财政年份:
    1996
  • 资助金额:
    $ 0.58万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
論理回路の縮約モデルの自動抽出とそれを用いた大規模論理回路の設計検証に関する研究
逻辑电路简化模型自动提取及大规模逻辑电路设计验证研究
  • 批准号:
    07780268
  • 财政年份:
    1995
  • 资助金额:
    $ 0.58万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
パイプライン処理の形式的並列設計検証手法に関する研究
流水线处理形式化并行设计验证方法研究
  • 批准号:
    06780266
  • 财政年份:
    1994
  • 资助金额:
    $ 0.58万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
二分決定グラフを用いた論理回路の自動合成に関する研究
基于二元决策图的逻辑电路自动综合研究
  • 批准号:
    04750340
  • 财政年份:
    1992
  • 资助金额:
    $ 0.58万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
二分決定グラフの並列構成アルゴリズムおよびその設計検証への応用に関する研究
二元决策图并行构造算法研究及其在设计验证中的应用
  • 批准号:
    03750289
  • 财政年份:
    1991
  • 资助金额:
    $ 0.58万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了