汎用シストリックアレイアーキテクチャに関する研究

通用脉动阵列架构研究

• 批准号: 05780260
• 负责人: 肥川 宏臣
• 金额: $ 0.58万
• 依托单位: Oita University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1993
• 资助国家: 日本
• 起止时间: 1993 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-05780260/
• 关键词: シストリックアレイ; アレイコンピュータ; 並列分散処理; ディジタル信号処理

シストリックアレイは、粒度の小さい処理を行うプロセッサを多数接続して、近接プロセッサ間での大量のデータ交換ができるようにした構造で、高いスループットが得られる。しかし、シストリックアレイは、ハードウェアアルゴリズムに基づくアーキテクチャで、アプリケーションごとに構成が異なったものとなり汎用性に乏しい。本研究では、さまざまな並列アルゴリズムに対応した汎用性の高いシストリックアレイの開発を目的とする。まず、要素プロセッサについての検討を行った。従来、要素プロセッサとして用いられてきたプログラム内蔵型プロセッサとは異なり、簡単なロジック回路とメモリを用いたハードワイア方式の要素プロセッサとし、実装には、フイールドプログラマブルゲートアレイ(EPGA)と呼ばれる、プログラム可能なロジックデバイスを用いる。EPGAを用いることでアレイの構造(通信路)や要素プロセッサの機能などのロジック回路の再プログラムがハードウェアの変更無しでできるため、さまざまな並列処理アルゴリズムに対応できる。本研究で用いるシストリックアレイは、FPGAによる要素プロセッサを格子状に配置した構造とした。このシストリックアレイで複数の並列処理アルゴリズムを実行できることを示すために、このアレイ上に、4点FFT、バブルソート、マージソ-ト、行列のL-U分解、行列の乗算を行う処理のマッピングと要素プロセッサの設計を行い、シミュレーションにより動作の確認を行った。そして、FPGAを用いた要素プロセッサの性能評価を行うため、行列の乗算を行う要素プロセッサの開発を行い、EPGA(4200ゲート)に実装し、実験により、クロック周波数14.5MHzでの動作確認を行った。現在、このFPGAを9個用いたシストリックアレイシステムを構築中で、このシステムにより、3×3行列の乗算、上記の並列処理アルゴリズムを実際に実装する予定である。

收缩阵列是一种结构，可以连接大量执行小颗粒处理的处理器，以在相邻处理器之间实现大量数据交换，从而导致高吞吐量。但是，收缩阵列是基于硬件算法的体系结构，并且为每个应用程序具有不同的配置，从而使它们的用途较小。这项研究旨在开发具有多种平行算法的高度通用的收缩期阵列。首先，我们讨论了元素处理器。与过去用作程序元素处理器的配备程序处理器不同，处理器是使用简单的逻辑电路和内存的硬件类型元素处理器，并使用称为字段可编程门阵列（EPGA）的可编程逻辑设备实现。使用EPGA，可以在没有硬件更改的情况下对数组结构（通信路径）和元素处理器函数等逻辑电路进行重新编程，从而可以支持各种并行处理算法。构建了本研究中使用的收缩期阵列，其中以晶格形状排列了由FPGA制成的元素处理器。为了证明可以使用此收缩期阵列执行多个并行处理算法，请执行四点FFT，气泡排序，合并商品，矩阵的L-U分解以及矩阵的乘法以及元素处理器设计以及操作通过模拟确认。为了使用FPGA评估元素处理器的性能，开发了元素处理器以执行矩阵乘法，并在EPGA（4200 GATE）中实现，并以实验以14.5MHz的时钟频率确认操作。当前，我们正在使用其中9个FPGA构建一个收缩期数组系统，我们计划实际实施上述3x3矩阵和并行处理算法的乘法。

项目成果

肥川 宏臣: "EPGAによる要素プロセッサを用いたシストリックアレイの設計" 1994年度電子情報通信学会春季全国大会講演論文集. (発表予定). (1994)

Hiroomi Hikawa：“使用 EPGA 元件处理器设计脉动阵列”1994 年春季全国电子、信息和通信工程师协会会议论文集（待提交）。

V.K.Jain,肥川 宏臣: "Parallel Architecture for Universal Signal Processing" Proceedings of the Twenty-Seventh Annual Hawaii International Conference on System Sciences(HICSS′94). Vol.I. 114-123 (1994)

V.K.Jain，Hiroomi Hikawa：“通用信号处理的并行架构”第二十七届夏威夷国际系统科学会议论文集（HICSS94）（第 114-123 卷）。