シストリックアレイによる学習機能付き多層ニューラルネットワーク

使用脉动阵列的具有学习功能的多层神经网络

• 批准号: 06780276
• 负责人: 肥川 宏臣
• 金额: $ 0.58万
• 依托单位: Oita University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1994
• 资助国家: 日本
• 起止时间: 1994 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-06780276/
• 关键词: ニューラルネットワーク; バックプロパゲーション; FPGA; VLSI

学習機能付き多層ニューラルネットワークのハードウェア化に関する研究を行った。多数の積和演算を行うニューラルネットのハードウェア実装では、乗算回路により、回路規模が大きくなってしまうという問題点がある。本研究では、乗算回路を用いない、多層ニューラルネットワークとバックプロパゲーションを改良した学習アルゴリズムを提案し、計算機シミュレーション、および実験によりその有効性を確認している。乗算を行わないように次のような簡単化を行った。出力関数として、シグモイド関数の代わりに3値関数を用いることで、乗算を1ビットのシフトと論理積で実現できるようにし、加算もシリアル加算器による小型化を行っている。学習アルゴリズムとしては、バックプロパゲーションを用いる。パルス信号で学習誤差を表すことにより、乗算回路を用いずに、簡単な回路で学習機能を実現している。提案するニューラルネットワークの有効性を確認するために、再構成可能な論理素子であるField Programmable Gate Array(FPGA)を用いたFPGAアレイに提案するネットワークを実装し、機能の動作確認を行った。実験回路は、12ビットの精度で13個の接続数を持ち、32MHzのクロックで動作する。これは、14.9×10^6CPS(connections per second)に相当し、11.8×10^6CUPS(Connection updates per second)の学習速度に相当する。ネットワークは並列に動作するため、これらの数値はネットワークの規模に比例して大きくなる。より大きなシステムにも本研究で提案するネットワークが応用できることを示すために、文字認識のアプリケーションを行うネットワークの動作を計算機シミュレーションにより調べた。その結果、大きなアプリケーションに対しても、本研究で提案するニューラルネットワークで対応できることを確認した。提案するネットワークは、VLSI化も容易で、大容量のネットワークが期待できる。

The study function pays attention to the research of multi-layer network management. Most of the product-sum algorithms are implemented in the following ways: calculating the loop size, and calculating the loop size. This study aims to confirm the effectiveness of the multi-layer computer system, the multi-layer computer system, and the improved learning system. The calculation is simple and easy. The number of outputs, the number of generations, the number of values, the number of calculations, the number of logical products, the number of outputs, the number of calculations, the number of outputs, the number of outputs, the outputs, the number of outputs, the number of outputs, the outputs, the number of outputs, the outputs, the logical product, the number of outputs, the outputs, the logical product Learn how to use your computer. The signal learning error table, the calculation loop, and the simple loop learning function are implemented. Field Programmable Gate Array(FPGA) is used to verify the functionality of the proposed FPGA and to verify the functionality of the proposed FPGA. The loop has an accuracy of 12 bits and 13 connections and operates at 32MHz. 14.9× 10^6 CPS (connections per second) is equivalent to 11.8× 10^6 CUPS (Connection updates per second). The number of people who are working in parallel with each other is large. This paper presents a proposal for the development of computer science and technology. The results of this study confirm that there is a large number of problems associated with this study. The proposal is simple, VLSI, and large-capacity.

项目成果

肥川 宏臣: "Reconfigurable Array Processor with FPGAs" Proceedings of the First International Conference on Electronics,Circuits & Systems(ICECS'94). Vol. 1. 429-434 (1994)

Hiroomi Hikawa：“使用 FPGA 的可重构阵列处理器”第一届国际电子、电路与系统会议论文集 (ICECS94)，第 1 卷，429-434 (1994)。

肥川 宏臣: "乗算を用いない多階層ニューラルネットワーク" 1995年電子情報通信学会総合全国大会講演論文集. (発表予定). (1995)

Hiroomi Hikawa：“无乘法的多层神经网络”1995 年全国电子、信息和通信工程师学会会议论文集（待提交）。