ニューラルネットワークを用いた多値論理回路設計CADの開発

利用神经网络开发多值逻辑电路设计CAD

• 批准号: 05780262
• 负责人: 畑 豊
• 金额: $ 0.58万
• 依托单位: Himeji Institute of Technology
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1993
• 资助国家: 日本
• 起止时间: 1993 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-05780262/
• 关键词: 多値論理; 論理設計; ニューラルネットワーク; バックプロパゲーション; 最小解; 二段回路; 完全性; 関数の数

多値論理回路を実現するためのハードウエアとして、TゲートやCPゲート等の単一モジュールを用いて構成するものや、多値PLAに代表されるMAX、MIN、Literal論理式あるいはTSUM、MIN、Literal論理式を用いるものなど多くの種類が存在する。現在まではこれら全ての回路構成個々に対して専用の簡単化CADが必要であった。本研究は、これら全ての回路の簡単化に使用できる不変的な多値論理回路簡単化CADをニューラルネットワーク技術を用いて構築する。これによって、1つの簡単化アルゴリズムで全ての回路の簡単化が可能になり、回路簡単化CADの開発の単純化、容易化が図れる。更に、多値論理回路設計が非常に容易になり、多値ハードウエアを使用したシステムの実現が可能となる。このようなCADを開発することを考えるとき、多値論理回路を実際に構築する個々の回路構成の基礎素子の性質を解析しなければならない。IIL或いはCCDデバイスで簡単に実現できるTSUM、MIN、素子は様々な回路を構成する上で重要な意味をもつ。そこで本研究ではまず、TSUM、MIN、NOTのみからなる多値論理集合を考え、この集合について解析を行った。その結果、TSUM、MIN、NOTからなる論理集合は、完全ではなく定数付き完全であることが明らかになった。またこの集合がMAX、MIN、NOTの集合を包含すること、及び、その数のspeculationを明らかにした。この成果を電子情報通信学会論文としてまとめ、その掲載は決定している。この結果を踏まえて、多値論理設計簡単化CADをニューラルネットのBPアルゴリズムで構築し、現有のワークステイション(IRIS,DECstation)上で使用可能なCADとして現在良好に動作している。

More interesting logical loop を be presently す る た め の ハ ー ド ウ エ ア と し て, T ゲ ー ト や CP ゲ ー ト etc. の 単 a モ ジ ュ ー ル を with い て constitute す る も の や, much numerical に PLA stand さ れ る MAX, MIN, Literal narrative あ る い は TSUM, MIN, Literal narrative を with い る も の な ど more く の species Youdaoplaceholder0 exists する. Now, a まで, まで, が, れら, れら full て <s:1> circuit is formed to create a 々に pair of て dedicated <s:1> simplification 単 CADが is necessary であった. は, this study こ れ ら full て の loop の Jane 単 change に use で き る - not な numerical logical circuit more Jane 単 of CAD を ニ ュ ー ラ ル ネ ッ ト ワ ー を ク technology with い て build す る. こ れ に よ っ て, 1 つ の Jane 単 change ア ル ゴ リ ズ ム で full て の loop の Jane 単 change が may に な り, Jane 単 circuit CAD の open 発 の 単 purification, easy が 図 れ る. に, numerical logical circuit design more が very に easy に な り, much numerical ハ ー ド ウ エ ア を use し た シ ス テ ム の may be が now と な る. こ の よ う な CAD を open 発 す る こ と を exam え る と き, much numerical logical loop を be interstate に build す る a 々 の loop form の basis element child の nature を parsing し な け れ ば な ら な い. IIL or い は CCD デ バ イ ス で Jane 単 に be presently で き る TSUM, MIN, plain は others 々 な loop を constitute す る で important な mean を も つ. そ こ で this study で は ま ず, TSUM, MIN, NOT の み か ら な る sets え を test, numerical logical こ の collection に つ い analytical line を っ て た. そ の results, TSUM, MIN, NOT か ら な る logical collection は, completely で は な く pay き destiny completely で あ る こ と が Ming ら か に な っ た. ま た こ の collection が MAX, MIN, NOT の collection を contains す る こ と, and び, そ の number の speculation を Ming ら か に し た. The を を results of the Electronic Information and Communication society, the と てまとめ てまとめ, the そ report, the と decision, the <s:1> て る る. Tread こ の results を ま え て, Jane 単 much numerical logical design CAD を ニ ュ ー ラ ル ネ ッ ト の BP ア ル ゴ リ ズ ム で build し, existing の ワ ー ク ス テ イ シ ョ ン (IRIS, DECstation) で use may な CAD と し て now good に action し て い る.

项目成果

穂積隆広: "多値論理回路設計CAD・ゲートモデル・ネットワーク" 電子情報通信学会多値論理とその応用研究会技報. MVL94. 01-10 (1994)

Takahiro Hozumi：“多值逻辑电路设计 CAD/门模型/网络”IEICE 多值逻辑及其应用研究小组技术报告 MVL94 (1994)。

Yutaka Hara: "On a set multiple-valued logic function with truncated sumdifferential product and not operations" IEICE Transcation on Information and Systems. (掲載決定). (1995)

Yutaka Hara：“关于具有截断和微分乘积和非运算的集合多值逻辑函数”，IEICE 信息与系统翻译（1995 年）。