VLSIの電流テスト容易化設計と電流波形による故障検出に関する研究

VLSI电流可测试性设计和电流波形故障检测研究

• 批准号: 07780218
• 负责人: 温 暁青
• 金额: $ 0.7万
• 依托单位: Akita University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1995
• 资助国家: 日本
• 起止时间: 1995 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-07780218/
• 关键词: VLSIのテスト; 電流テスト; テスト容易化設計; テスト生成; テスト集合の最小化; 故障診断; 故障モデル; 等価故障解析

近年、電流テストという新しいテスト方式の、CMOS回路に対する有効性が報告されている.本研究では、電流テストを実用化することが目標とされ、以下の成果が得られている.1.電流テストにおける電流計測が遅いことに対処するため、少ないテストパターンでテストできるk-FR回路の概念を提案した.k-FR回路はNOT,EOR,およびk以下の入力線をもつNAND,AND,OR,NORゲートにより構成される.電流テストを行う場合は、k-FR回路のすべての縮退故障はk^+1のテストパターンでテストすることができる.したがって、k-FR回路の電流テストを行うために、k^+1のテストパターンで十分である.kの値が通常2または3なので、テストパターン数は極めて少ない.我々はまた、任意の組み合わせ論理回路をk-FR回路に変換するアルゴリズムを提案した.この変換では、トランジスタ数で表す回路オーバーヘッドをなるべく小さくすること、およびもとの回路のクリティカルパスの長さをなるべく変えないことが考慮されている.回路変換の結果により、ゲートアレー回路をk・R回路に変換する場合のコストが少なく実用範囲内であることが分かった.2.ローカル欠陥を考える場合、トランジスタ短絡故障モデルが有効である.しかし、このモデルでは、非常に多くの故障を考慮する必要がある.我々は等価故障関係を利用したMICとSICという2つの故障数削減手法を提案し、シミュレーション実験によりその有効性を示した.また、すべてのテストパターンとすべての故障に対するシミュレーションの結果を記憶する故障表を利用したテスト集合選択の新しい手法も提案した.3.電流テストでは、どんな故障も電流に影響するので、観測という観点から見れば、観測点が一つしかないことになる.このため、電流テストによる故障箇所の指摘である故障診断は困難だと思われる.我々はランダムなパターンとアルゴリズム的に生成されたパターンを用いて故障診断を行う手法を提案した.実験結果により、多数の故障の診断が電流テストのみで行うことができることを示した.また、回路がゲートアレー構造をもつ場合、電流テストだけでも非常に高い診断分解能を達成することができることを示した.

In recent years, reports have been made on the efficacy of テストと テストと う new <s:1> テスト methods <s:1> and the に of CMOS circuits for する が されて る る る. The objective of this study is で で, the practical application of current テストを is する とが とが, the objective is とされ, and the following <s:1> results が obtain られて る る る る.1. Current テ ス ト に お け る galvanometer measuring が 遅 い こ と に 処 seaborne す る た め, less な い テ ス ト パ タ ー ン で テ ス ト で き る k - FR loop の concept proposed を し た. K - FR loop は NOT, EOR AND お よ び の into the lines of force under k を も つ NAND, AND, OR, NOR ゲ ー ト に よ り constitute さ れ る. Line current テ ス ト を う は, k - FR loop の す べ て の retreat fault は k ^ + 1 の テ ス ト パ タ ー ン で テ ス ト す る こ と が で き る. し た が っ て, k - FR の loop current テ ス ト を line う た め に ^ + 1, k の テ ス ト パ タ ー ン で very で あ る. K の numerical が usually 2 ま た は 3 な の で, テ ス ト パ タ ー ン number Youdaoplaceholder7 extremely めて less な な. I 々 は ま た, arbitrary の group み わ せ logical loop を k - FR に variations in す る ア ル ゴ リ ズ ム を proposal し た. こ の variations in で は, ト ラ ン ジ ス タ で table す loop オ ー バ ー ヘ ッ ド を な る べ く small さ く す る こ と, お よ び も と の loop の ク リ テ ィ カ ル パ ス の long さ を な る べ く - え な い こ と が consider さ れ て い る . Loop - in の results に よ り, ゲ ー ト ア レ ー loop を k. R に variations in す る occasions の コ ス ト が less な く be with van 囲 で あ る こ と が points か っ た. 2. ロ ー カ ル owe 陥 を exam え る occasions, ト ラ ン ジ ス タ short complex fault モ デ ル が have sharper で あ る. し か し, こ の モ デ ル で は, very に く の fault を consider す る necessary が あ Youdaoplaceholder0. I 々 は masato is を 価 failures using し た MIC と SIC と い う 2 つ の fault cutting technique proposed を し, シ ミ ュ レ ー シ ョ ン be 験 に よ り そ の have sharper sex を shown し た. ま た, す べ て の テ ス ト パ タ ー ン と す べ て の fault に す seaborne る シ ミ ュ レ ー シ ョ ン の results を memory す る fault table を using し た テ ス ト collection sentaku の new <s:1> the technique of presenting a proposal た.3. Current テ ス ト で は, ど ん な fault も current に affect す る の で, 観 と い う 観 point か ら see れ ば, 観 point が a つ し か な い こ と に な る. こ の た め, current テ ス ト に よ る の by fault a wise rebuke で あ は る fault diagnosis difficult だ と think わ れ る. I 々 は ラ ン ダ ム な パ タ ー ン と ア ル ゴ リ ズ ム に generate さ れ た パ タ ー ン を with い て line fault diagnosis を う technique proposed を し た. Be 験 results に よ り, most の の fault diagnosis が current テ ス ト の み で line う こ と が で き る こ と を shown し た. ま た, loop が ゲ ー ト ア レ ー tectonic を も つ occasions, current テ ス ト だ け で も に い diagnosis very high decomposition can reach す を る こ と が で き る こ と を shown し た.

项目成果

温,暁青: "Testing of K-FR Circuits under Highly Observable Condition" IEICE Trans on Information and Systems. E78-D. 830一838 (1995)

温晓庆：“高可观测条件下的 K-FR 电路测试”，IEICE Trans on Information and Systems，830-838（1995）。

温,暁青: "Equivalence Fault collapsing for Transistor short Fanlts and Its Application to Iddo Subset Selection" IEEE 1st Warkshop on Idoo Testingにて発表予定. (1995)

Wen，Xiaoqing：“晶体管短 Fanlt 的等效故障崩溃及其在 Iddo 子集选择中的应用” 计划在 IEEE 第一届 Idoo 测试研讨会上发表（1995 年）。

温,暁青: "Transistor Leakage Fault Location with Idoo Measurement" IEEE 4th Asicar test Symposiumにて発表予定. (1995)

文晓庆：“利用 Idoo 测量进行晶体管漏电故障定位” 计划在 IEEE 第四届 Asicar 测试研讨会上发表（1995 年）。

温,暁青: "Equivalence Fault Collapsing for Transistor leakage Fanlts" Proceedings of CFTC-4. 61一66 (1995)

温晓庆：“晶体管漏电流的等效故障崩溃”CFTC-4 论文集 61-66 (1995)。