A Research on a Virtual Model-Architecture for Massively Parallel Computer Systems

大规模并行计算机系统虚拟模型体系结构的研究

• 批准号: 08458069
• 负责人: SHIBAYAMA Kiyoshi
• 金额: $ 3.78万
• 依托单位: Kyoto Institute of Technology
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (B)
• 财政年份: 1996
• 资助国家: 日本
• 起止时间: 1996 至 1997
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-08458069/
• 关键词: Mssively Parallel Computer System; Model-Architecture; Virtual computer; Testbed; Computer Architecture; Hardware; Software Tradeoffs

On the side of the architects of massively parallel processors, it is difficult to manufacture by way of tried experiment and to access their own designing architectures repeatedly. Therefore, it is looked for an environment aiding to design and assess the hardware / software tradeoff.And, though required the experimental environment for the consistent education from algorithm to system programming and hardware architecture, a few institution can provide a massively parallel processing system.In this research, we have provided a virtual massively parallel processing environment aiming at effective use for education and research. We have summarized requirements for this environment, and emphasized its adaptability to various problems. We have suggested a virtual model-architecture, consisting of clusters of multiple bus-based distributed shared memory architecture. We have also discussed implementation of the virtual massively parallel processor architecture which is the kernel of this environment. Finally, we have presented an experimental parallel programming system.

对于大规模并行处理器的架构师来说，很难通过反复的实验来制造和反复访问自己的设计架构。因此，需要寻找一种有助于设计和评估硬件/软件权衡的环境。并且，虽然从算法到系统编程和硬件架构的一致性教育需要实验环境，但少数机构可以提供大规模并行处理系统。在这项研究中，我们提供了一个虚拟的大规模并行处理环境，旨在有效地用于教育和研究。我们总结了对该环境的要求，并强调了其对各种问题的适应性。我们提出了一种虚拟模型体系结构，由多个基于总线的分布式共享内存体系结构集群组成。我们还讨论了虚拟大规模并行处理器体系结构的实现，这是该环境的核心。最后，我们提出了一个实验性的并行编程系统。

项目成果

西野 秀昭: "並列オブジェクト指向システムにおけるオブジェクト管理方式" 電子情報通信学会・技術研究報告. CPSY96-40. 7-12 (1996)

Hideaki Nishino：“并行面向对象系统中的对象管理方法”IEICE 技术研究报告。 CPSY96-40 (1996)。

平田 博章: "マルチスレッドプロセッサおよび1チップマルチプロセッサのための命令キャッシュ構成・命令フェッチ方式の性能評価" 電子情報通信学会・論文誌. J81-D-I-5(掲載予定). (1998)

Hiroaki Hirata：“多线程处理器和单芯片多处理器的指令高速缓存配置和指令获取方法的性能评估”电子、信息和通信工程师学会期刊J81-D-I-5（待出版）。 ）

柴山 潔: "ハードウェア入門" サイエンス社, 153 (1997)

Kiyoshi Shibayama：《硬件导论》科学出版社，153 (1997)

Keizoh NONAKA: "To Speed up Gravitational N-body Problem Solving by Parallel Processing" IPSJ SIG Notes. 97-HPC-65. 39-44 (1997)

Keizoh NONAKA：“通过并行处理加速引力 N 体问题解决”IPSJ SIG 注释。

下村武: "超並列計算機向き相互結合網HXB/b-HCの提案" 電子情報通信学会技術研究報告. CPSY96-50. 23-30 (1996)

Takeshi Shimomura：“大规模并行计算机互连网络 HXB/b-HC 的提议” IEICE 技术报告 23-30 (1996)。