非同期式高速単一ボルテックスロジック回路の研究

点击翻译按钮获取中文摘要

高速単一ボルテックスロジック回路は、(1)高速動作、(2)低消費電力、(3)高温酸化物超伝導体に適用可能、等の優れた性能を持つ。しかしながら、原理的に各ゲートへの同期クロック分配が必要不可欠であり、大規模な回路の実現が問題となっている。本研究は、ロジックブロック間で2線式の相補的な信号を用いる非同期式単一ボルテックスロジック回路をNb系プロセスを用いて設計・試作し、その高速動作の検証を行うことを目的とする。これにより、単一ボルテックスロジック回路における非同期方式の有効性を示し、大規模な単一ボルテックスロジックの実現を目指す。本非同期方式は特にパラメータのばらつきが大きな高温酸化物超伝導体を用いた単一ボルテックスロジック回路においてその有効性を発揮すると思われる。本年度では、(1)回路の物理レイアウトにおける浮遊インダクタンスの評価。(2)回路パラメータ最適化ツールの作成と回路歩留りの理論的評価。(3)マスクレイアウト設計支援用CADの整備。等の基礎的事項について研究を行い、高速単一ボルテックスロジック回路の設計環境を整備した。また、非同期方式を用いたデマルチプレクサ回路の設計を行い、米国HYPRES社のNbプロセスを用いて回路の試作を行った。これにより、2ビット〜8ビットの非同期式デマルチプレクサの正常動作を確認した。更にオンチップ高速テストシステムにより回路の18G/s動作を実証し、本非同期方式の有効性を示すことができた。