Architecture synthesis for application specified parallel computers

应用指定并行计算机的体系结构综合

基本信息

  • 批准号:
    10680331
  • 负责人:
  • 金额:
    $ 2.05万
  • 依托单位:
  • 依托单位国家:
    日本
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
  • 财政年份:
    1998
  • 资助国家:
    日本
  • 起止时间:
    1998 至 1999
  • 项目状态:
    已结题

项目摘要

A method is studied for composing the connection topology of statically reconfigurable inter-processor networks by analyzing application programs. An algorithm to generate networks and parallel programs for a PE (Processing Element) model is presented. This algorithm is realized as a network generation system.The network generation system developed by this research receives an application program written in C language, a number of PE, and a number of connection ports a PE. The received application program is divided into operations and the operations are assigned to PEs and scheduled. Inter-PE communication links are generated based on the amount of data exchange and execution time. Scheduling process in repeated twice to refine the generated network and task assignment. Finally, the system produces an inter-PE link information and a paralleled program to be executed on the parallel computer with the generated inter-PE link.By the network generation system, networks and paralleled programs are generated with some sample programs. These networks and programs are evaluated on a parallel computer simulator.As a result, the Poisson solver with SOR scheme runs faster on the generated network than conventional regular networks such as the nearest neighbor connection. Another result for the FFT program shows similar benefits using the generation system. These experiments also show the system derived here is more efficient for the case of a paralleled program with unbalance structure.
研究了一种通过分析应用程序来构造静态可重构处理器间网络连接拓扑的方法。本文提出了一种处理单元模型的网络和并行程序生成算法。该算法被实现为一个网络生成系统,本研究开发的网络生成系统接收一个用C语言编写的应用程序、多个PE和一个PE的多个连接端口。接收到的应用程序被划分为操作,并且操作被分配给PE并被调度。PE间通信链路是基于数据交换量和执行时间生成的。调度过程重复两次,以细化生成的网络和任务分配。最后,系统生成一个PE间的连接信息和一个可在并行计算机上执行的并行程序,并通过网络生成系统生成网络和并行程序,并给出了一些示例程序。在并行计算机模拟器上对这些网络和程序进行了评估,结果表明,在生成的网络上,采用SOR格式的泊松求解器比传统的规则网络(如最近邻连接)运行得更快。FFT程序的另一个结果显示了使用生成系统的类似好处。这些实验也表明,本文所导出的系统对于具有非平衡结构的并行程序是更有效的。

项目成果

期刊论文数量(3)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
Kenji Sayano,Tomonori Shirakawa: "A Paralleling Compiler Using the Assign-and-Estimate Scheduling Algorithm"System and Computers in Japan. 29. 20-30 (1998)
Kenji Sayano、Tomonori Shirakawa:“使用分配和估计调度算法的并行编译器”系统和日本计算机。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
Kenji Sayano, Tomonori Shirakawa: "A Paralleling Compiler Using the Assign-and-Estimate Scheduling Algorithm"Systems and Computers in Japan. 21・11. 20-30 (1998)
Kenji Sayano、Tomonori Shirakawa:“使用分配和估计调度算法的并行编译器”日本系统和计算机。21・11(1998 年)。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
Kenji Sayano, Tomonori Shirakawa: "A Paralleling Compiler Using the Assign-and-Estimate Scheduling Algorithm"System and Computers in Japan. 29. 20-30 (1998)
Kenji Sayano、Tomonori Shirakawa:“使用分配和估计调度算法的并行编译器”系统和日本计算机。
  • DOI:
  • 发表时间:
  • 期刊:
  • 影响因子:
    0
  • 作者:
  • 通讯作者:
{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

SHIRAKAWA Tomonori其他文献

SHIRAKAWA Tomonori的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('SHIRAKAWA Tomonori', 18)}}的其他基金

Action research into new university admission exam for the articulation of high school and university that can flexibly correspond to diversification of secondary education
灵活应对中等教育多元化的高中与大学衔接新大学入学考试的行动研究
  • 批准号:
    15203031
  • 财政年份:
    2003
  • 资助金额:
    $ 2.05万
  • 项目类别:
    Grant-in-Aid for Scientific Research (A)
Reseach on the Man-Machine Interface of the user and the highly parallel computer
用户与高度并行计算机的人机界面研究
  • 批准号:
    04650302
  • 财政年份:
    1992
  • 资助金额:
    $ 2.05万
  • 项目类别:
    Grant-in-Aid for General Scientific Research (C)

相似海外基金

NeuroSoC_A multiprocessor system on chip with in-memory neural processing unit
NeuroSoC_具有内存神经处理单元的多处理器片上系统
  • 批准号:
    10040829
  • 财政年份:
    2022
  • 资助金额:
    $ 2.05万
  • 项目类别:
    EU-Funded
FMitF: Track I: Verifying System Software on an Arm Multiprocessor Hardware Model
FMITF:第一轨:在 Arm 多处理器硬件模型上验证系统软件
  • 批准号:
    2124080
  • 财政年份:
    2021
  • 资助金额:
    $ 2.05万
  • 项目类别:
    Standard Grant
EAGER: Transactional Memory Foundations for Distributed Multiprocessor Systems
EAGER:分布式多处理器系统的事务内存基础
  • 批准号:
    1936450
  • 财政年份:
    2019
  • 资助金额:
    $ 2.05万
  • 项目类别:
    Standard Grant
Design automation system of high performance and low energy heterogeneous multiprocessor system
高性能低能耗异构多处理器系统自动化设计
  • 批准号:
    15K00074
  • 财政年份:
    2015
  • 资助金额:
    $ 2.05万
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
TWC: Small: Memory Analysis and Machine-Code Verification Techniques for Multiprocessor Systems
TWC:小型:多处理器系统的内存分析和机器代码验证技术
  • 批准号:
    1525472
  • 财政年份:
    2015
  • 资助金额:
    $ 2.05万
  • 项目类别:
    Standard Grant
CSR: Small: Collaborative Research: Transparent and Energy-Efficient Speculation on NUMA Architectures for Embedded Multiprocessor Systems
CSR:小型:协作研究:嵌入式多处理器系统 NUMA 架构的透明且节能的推测
  • 批准号:
    1519576
  • 财政年份:
    2014
  • 资助金额:
    $ 2.05万
  • 项目类别:
    Standard Grant
CSR: Small: Collaborative Research: Dependable Real-Time Computing on Heterogeneous Chip Multiprocessor Systems
CSR:小型:协作研究:异构芯片多处理器系统上的可靠实时计算
  • 批准号:
    1421855
  • 财政年份:
    2014
  • 资助金额:
    $ 2.05万
  • 项目类别:
    Standard Grant
Processor and memory configurability for multiprocessor systems-on-chip
多处理器片上系统的处理器和内存可配置性
  • 批准号:
    355618-2008
  • 财政年份:
    2014
  • 资助金额:
    $ 2.05万
  • 项目类别:
    Discovery Grants Program - Individual
CSR: Small: Collaborative Research: Dependable Real-Time Computing on Heterogeneous Chip Multiprocessor Systems
CSR:小型:协作研究:异构芯片多处理器系统上的可靠实时计算
  • 批准号:
    1422709
  • 财政年份:
    2014
  • 资助金额:
    $ 2.05万
  • 项目类别:
    Continuing Grant
Higher Reliable Task Assignment Method for Embedded Multiprocessor
嵌入式多处理器高可靠任务分配方法
  • 批准号:
    26330064
  • 财政年份:
    2014
  • 资助金额:
    $ 2.05万
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了