IV族半導体ヘテロ構造におけるホットキャリアの挙動に関する研究

IV族半导体异质结构中热载流子行为研究

• 批准号: 11875081
• 负责人: 土屋 敏章
• 金额: $ 1.34万
• 依托单位: Shimane University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Exploratory Research
• 财政年份: 1999
• 资助国家: 日本
• 起止时间: 1999 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-11875081/
• 关键词: SiGe; ヘテロ構造; MOSFET; ホットキャリア; CMOS

従来形Si CMOSの性能限界を打破する手法として,Si/SiGeヘテロ構造をチャネル部に導入し,キャリア移動度を高める方法が有望である.本研究は,Si/SiGeヘテロ構造の安定性や,ヘテロ界面におけるホットキャリアの挙動に関するものであり,ヘテロ界面付近でのキャリアの捕獲・放出やホットキャリアによる界面準位の発生が,どのように,どの程度に起こるのかといった問題を明らかにすると共に,界面特性の変化を有効に検出するための評価法の確立を目的としている.そこで,Ge比率やSiGe膜厚などを変化させたSi/SiGe/Siヘテロ構造を縦積みで製作し,これを用いてMOSキャパシタやMOSFETを製作した.有効なヘテロ界面特性の評価法を検討するため,測定温度も変化させて種々の容量,電流測定を実施した.これまでの結果から,MOSキャパシタのコンダクタンス測定が感度良く界面特性を評価できそうであることがわかったが,測定結果の解釈にはまだ不明点があり検討を継続中である.また,極めてわずかであるが,MOSFETのドレイン電流が時間と共に減少傾向を示すことを見出した.この現象は,Si/SiGeヘテロ界面におけるキャリアの捕獲に関連しているものと考えて検討を進めている.今後さらに,MOSFETの低周波雑音測定による評価を加え,ヘテロ界面特性の有効な評価法の確立を目指す.Si/SiGeヘテロ構造におけるホットキャリアの挙動については,今回製作したMOSFETのソース・ドレイン抵抗が大きく,チャネルホットキャリア生成に不都合が生じたため,縦方向電界による基板ホットキャリアの実験を実施した.ホットキャリア注入によるデバイス特性変動は,主に,ゲート酸化膜中に注入されたキャリアによるものであり,Si/SiGeヘテロ界面特性の変化を反映したものとは考えにくいことがわかった.上記のコンダクタンス測定によるヘテロ界面評価においても変動は観測されなかった.今後,低寄生抵抗のMOSFETを再製作し,より高エネルギーキャリアが得られるチャネルホットキャリアを用いた実験を行う予定である.

The method of breaking the performance limit of Si/SiGe is expected. This paper studies the stability of Si/SiGe interface structure, the relationship between the capture and release of the interface, the development of the interface alignment, the degree of initiation, the identification of the interface characteristics, and the establishment of the evaluation method. Si/SiGe/Si structure is fabricated by changing Ge ratio and SiGe film thickness. There is a method for evaluating the interface characteristics, measuring the temperature and the capacity of the species, and measuring the current. The result of this test is: MOS, sensitivity, interface characteristics, test results, unknown points, test results, etc. The MOSFET's current decreases with time, showing a tendency to decrease. This phenomenon is the Si/SiGe interface, the interface, the capture, the correlation, and the investigation. In the future, the evaluation of MOSFET low frequency noise measurement will be increased, and the establishment of the effective evaluation method for the interface characteristics will be pointed out.Si/SiGe structure will be affected by the failure of the operation, and now the MOSFET's system resistance will be produced. The characteristics of Si/SiGe interface are reflected in the injection process. The above is a summary of the results of the survey. In the future, MOSFETs with low parasitic resistance will be manufactured again, and the high parasitic resistance will be used in the future.

项目成果

土屋敏章: "SOI MOSFETにおける下部ボディ領域の電位分布制御による基板浮遊効果の抑制"第46回応用物理関係連合講演会. 30p-ZM-4 (1999)

Toshiaki Tsuchiya：“通过控制 SOI MOSFET 下体区域的电位分布来抑制衬底浮动效应”第 46 届应用物理协会会议 30p-ZM-4 (1999)。

土屋敏章: "SOIデバイスのスケーリングと高性能化-SiGeの導入-"日本学術振興会 超集積化デバイス・システム第165委員会. 第13回. 15-21 (2000)

Toshiaki Tsuchiya：“SOI 器件的扩展和性能改进 - SiGe 的介绍”日本科学振兴会第 165 届超集成器件和系统委员会第 13 次会议（2000 年）。

土屋敏章: "SOI CMOSの現状と展望"電子情報通信学会論C-I. J82-C-I・4. 165-174 (1999)

Toshiaki Tsuchiya：“SOI CMOS 的现状和前景”IEICE Transactions J82-C-I・4 (1999)。

T.Tuchiya: "Drain Leakage Current and Instability of Drain Current in Si/Si_<1-x>Ge_xMOSFETs"To be published in Thin Solid Films. (2000)

T.Tuchiya：“Si/Si_<1-x>Ge_xMOSFET 中的漏极漏电流和漏极电流的不稳定性”将发表在 Thin Solid Films 上。

Y.Sato: "Suppression of floating body effects by controlling potential profile in the lower body region of SOI MOSFETs"SPIE Conf.on Microelec.Dev.Tech.. 3881. 62-72 (1999)

Y.Sato：“通过控制 SOI MOSFET 下体区域的电位分布来抑制浮体效应”SPIE Con​​f.on Microelec.Dev.Tech.. 3881. 62-72 (1999)