進化的グラフ生成手法に基づくアナログ・ディジタル混載集積回路設計に関する研究

基于演化图生成方法的模数混合集成电路设计研究

• 批准号: 02J10759
• 负责人: 夏井 雅典
• 金额: $ 1.73万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2002
• 资助国家: 日本
• 起止时间: 2002 至 2004
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-02J10759/
• 关键词: 進化的計算手法; 回路合成; アナログ回路設計; グラフ; 並列コンピューティング; PCクラスタ; 並列コンピューティング技術; 多値算術演算回路

今年度は,本申請者の提案する進化的グラフ生成手法(EGG)に基づくアナログ・ディジタル混載回路自動合成システムの構築を目的とした.具体的には,(1)大規模かつ多様な回路の自動合成を可能にするためのEGGシステムの拡張を行った.(2)EGGシステムによるアナログ回路の自動合成実験を行った.(3)EGGに基づくアナログ・ディジタル混載集積回路の自動合成に関する基礎理論の確立に関して検討を行った.1.大規模かつ多様な回路の自動合成を可能にするためのEGGシステムの拡張システムの実用化推進のための各種技術の導入について検討した.具体的には,(1)探索効率の向上を目的とした回路の再利用技術の導入,(2)アナログ回路合成において必須となる回路素子パラメータの最適化手法の導入について検討した.これらの技術を前年度までに検討を行ってきたPCクラスタリング技術と組み合わせることにより,実用的な時間内で大規模かつ多様な回路の合成が可能なシステムの構築が可能になった.2.アナログ回路の自動合成実験EGGシステムによるアナログ回路の合成実験を行った.その結果から,本システムが,与えられた仕様に応じた多種多様な回路構造を合成できることを示したとともに,複数の評価基準を考慮する必要があるアナログ回路の合成に対しても適用が可能であることを示した.3.EGGに基づくアナログ・ディジタル混載集積回路の自動合成に関する基礎理論の確立実験結果を通し,アナログ・ディジタル混載集積回路の自動合成に対するEGGの適用の可能性について検討を行った.既存の設計支援技術との協働方法を確立するとともに,今後ますます向上することが予想される計算処理能力を有効に活用することで,自動合成が困難とされてきた回路を含むより広いクラスの回路合成問題に対してもEGGの適用が可能であることを示した.

Our は ", the applicants の proposal す る evolutionary グ ラ フ generation technique (EGG) に づ く ア ナ ロ グ · デ ィ ジ タ ル mixed automatic synthesis loop シ ス テ ム の build を purpose と し た. Specific に は, (1) large-scale か つ many others な loop の automatic synthesis を may に す る た め の EGG シ ス テ ム の line company, zhang を っ た. (2) an EGG シ ス テ ム に よ る ア ナ ロ グ の automatic synthesis loop be 験 を line っ た. (3) an EGG に base づ く ア ナ ロ グ · デ ィ ジ タ ル mixed automatic synthesis collection of integrated circuit の に masato す る basic theory の indeed Establish a に relationship with て検 to discuss を and った.1. Large-scale か つ others more な loop の automatic synthesis を may に す る た め の EGG シ ス テ ム の company, zhang シ ス テ ム の be with chemical propulsion の た め の various technical の import に つ い て beg し 検 た. Specific に は, (1) to explore の を upward working rate と し た の import loop の reuse technology, (2) ア ナ ロ グ circuit synthesis に お い て must と な る circuit element child パ ラ メ ー タ の optimization technique の import に つ い て beg し 検 た. こ れ ら の technology を before annual ま で に 検 line for を っ て き た PC ク ラ ス タ リ ン グ technology group と み わ せ る こ と に よ り, be use で な time large-scale か つ many others な loop の synthetic が may な シ ス テ ム の build が may に な っ た. 2. ア ナ ロ グ の automatic synthesis loop be 験 EGG シ ス テ ム に よ る ア ナ ロ の グ circuit synthesis be 験 を line っ た. そ の results か ら, this シ ス テ ム が, with え ら れ た shi others に 応 じ た many many others な loop structure Build を synthetic で き る こ と を shown し た と と も に, plural の benchmark review 価 を consider す る necessary が あ る ア ナ ロ グ loop の synthetic に し seaborne て も may apply が で あ る こ と を shown し た. 3. The EGG に base づ く ア ナ ロ グ · デ ィ ジ タ ル mixed automatic synthesis collection of integrated circuit の に masato す る basic theory be の established 験 results を し, ア ナ ロ グ · デ ィ Youdaoplaceholder0 に mixing and aggregating circuit <s:1> automatic synthesis に applicable to するEGG <s:1> possibility に った て検 て検 て検 discuss を line った. Existing の design support technology と の association を 働 method established す る と と も に, future ま す ま す upward す る こ と が to think さ れ る computing 処 mental abilities を have sharper に use す る こ と で, automatic synthesis が difficult と さ れ て き た loop contains を む よ り hiroo い ク ラ ス の circuit synthesis problem に し seaborne て も EGG の may apply が で あ る こ と を shown し た.

项目成果

M.Natsui: "Evolutionary Graph Generation System and Its Application to Current Mirror Synthesis"平成15年産電気関係学会東北支部連合大会. 2A1. 16 (2003)

M. Natsui：“进化图生成系统及其在电流镜合成中的应用”2003 年工业电气协会东北分会联合会会议 2A1。

M.Natsui: "Parallel Evolutionary Graph Generation on a PC Cluster and Its Application to Multiple-Valued Circuit Synthesis"32nd IEEE International Symposium on Multiple-Valued Logic. Vol.1. 96-102 (2002)

M.Natsui：“PC 集群上的并行进化图生成及其在多值电路综合中的应用”第 32 届 IEEE 国际多值逻辑研讨会。

N.Homma: "VLSI Circuit Design Using an Object-Oriented Framework of Evolutionary Graph Generation System"2003 Congress on Evolutionary Computation. Vol.1. 115-122 (2003)

N.Homma：“使用面向对象的进化图生成系统框架进行 VLSI 电路设计”2003 年进化计算大会。

Topology-Oriented Design of Analog Circuits Based on Evolutionary Graph generation

基于进化图生成的面向拓扑的模拟电路设计

• 发表时间: 2004
• 期刊: Proceedings of the Parallel Problem Solving from Nature --PPSN VIII
• 作者: A.Takemura;S.Kuriki;Masanori Natsui
• 通讯作者: Masanori Natsui

Evolutionary Graph Generation System with Transmigration Capability and Its Application to Current Mirror Circuit Synthesis

具有迁移能力的进化图生成系统及其在电流镜电路综合中的应用

• 发表时间: 2004
• 期刊: Proceedings of the 2004 International Technical Conference on Circuits/Systems, Computers and Communications
• 作者: 堀場裕紀江;鈴木秀明;小林ひとみ;松本順子;メディア教育開発センター;Masanori Natsui
• 通讯作者: Masanori Natsui