权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

グレイコードによる任意精度演算を用いたアルゴリズムのハードウェア化

使用格雷码使用任意精度算术的算法的硬件实现

基本信息

批准号：
14780211
负责人：
久門尚史
金额：
$ 2.05万
依托单位：
Kyoto University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2002
资助国家：
日本
起止时间：
2002 至 2004
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-14780211/
关键词：
グレイコード区間演算任意制度演算上位桁からの演算オンラインアルゴリズム実数の位相構造ビットシリアル演算 FPGA 任意精度演算オンラインアルゴリズ KMJアルゴリズム領域分割多倍桁演算アルゴリズムのハード化算術演算

项目摘要

本年度は新たな整数グレイコード加算器の設計及び実数の位相構造を反映したグレイコード算術演算アルゴリズムの開発を行った。整数グレイコード加算器についてはビットシリアル構成の設計を行った。まず、昨年度までに開発したグレイコード加算アルゴリズムの構造を明確にしてFPGAにマッピングできる回路を考え、情報の流れを明らかにした。特にFPGAを用いた設計として、これまでのような論理に注目した設計よりも、FPGAのLUTのもつ任意関数表現の性質を利用して、情報の流れを明確にして4入力1出力の関数で表現する手法を提案した。次に情報の流れを忠実に表した設計結果から、その構造を簡単化する手法を提案した。また、新たにグレイコードカウンタの効率的な設計手法を提案した。これは既存の方法よりも飛躍的に小規模の回路で実現できる手法である。さらに、このカウンタを利用してビットシリアル加算器を設計する手法を開発した。この方法により、これまで最小のグレイコード加算器を実現した。また、カルノー図を用いた検討により、この設計手法による結果が妥当であることも示した。一方、これまで提案していたグレイコード演算アルゴリズムは上位桁からのアルゴリズムであったのに対し、実数の位相構造を反映したグレイコード算術演算アルゴリズムとして、演算入力を変化させたときに結果を変化させる形のアルゴリズムを開発した。これは、入出力をグレイコードで表現した場合、入力の微小変化はコードとしても微小変化しかせず、結果もグレイコード表現では微小変化しかしないという、グレイコードの位相構造を利用している。このアルゴリズムの開発に当たっては、まず入力が微小変化した場合にどこの桁が影響を受けるかを明らかにした。次に、この変化を結果に反映するために、この変化が結果に及ぼす影響を効率的に表現できるアルゴリズムを与えた。最後に結果を最適化することにより、位相構造を反映したアルゴリズムを実現した。

This year's new integer adder design and position construction Create a reflection of the arithmetic calculation of the arithmetic calculation. Integer グレイコード adder についてはビットシリアル consist of のdesign を行った.まず、Last year’s までに开発したグレイコードadded calculation アルゴリズムのstructureをclearにしてFPGAにマッピングできるloopをtestえ, information flowれを明らかにした. Special design for FPGA, special design for FPGA, special design for FPGA, LUT for FPGA The nature and use of any number of levels can be expressed, and the flow of information can be made clear and the number of levels expressed in 4 inputs and 1 output can be expressed and proposed. The flow of information, the design results, the structure, the simplified technique, and the proposal.また、New たにグレイコードカウンタのなefficient design technique した. The small-scale loop that has made the leap to the existing method has become the new method.さらに、このカウンタをUse the してビットシリアルadder を design する technique を开発した.この method により, これまでminimum のグレイコード adder を実成した.また, カルノー図を Use いた検 to discuss により, この design techniques and the result is であることもshow した. One side, the proposal of the project and the calculation of the calculation method are on Bit 桁からのアルゴリズムであったのに対し、実numberのphase structureを inverse Reflection of arithmetic calculations The result of the change is the result of the change of the shape of the change.これは, input and output force をグレイコードでexpression した occasion, input force のminute change はコードとしてもminute change しかせず, the result is that the micro-modification of the ではしないという and the グレイコードのphase structure are utilized by the もグレイコード.このアルゴリズムの开発に道たっては、まず入力が小変The situation of the change is affected by the influence of the change of the situation. The result of the change and the result of the change reflect the result of the change, the result of the change and the effect of the change on the efficiency of the performance of the change. In the end, the results were optimized and the phase structure was reflected.