グレイコードによる任意精度演算を用いたアルゴリズムのハードウェア化

点击翻译按钮获取中文摘要

本年度は新たな整数グレイコード加算器の設計及び実数の位相構造を反映したグレイコード算術演算アルゴリズムの開発を行った。整数グレイコード加算器についてはビットシリアル構成の設計を行った。まず、昨年度までに開発したグレイコード加算アルゴリズムの構造を明確にしてFPGAにマッピングできる回路を考え、情報の流れを明らかにした。特にFPGAを用いた設計として、これまでのような論理に注目した設計よりも、FPGAのLUTのもつ任意関数表現の性質を利用して、情報の流れを明確にして4入力1出力の関数で表現する手法を提案した。次に情報の流れを忠実に表した設計結果から、その構造を簡単化する手法を提案した。また、新たにグレイコードカウンタの効率的な設計手法を提案した。これは既存の方法よりも飛躍的に小規模の回路で実現できる手法である。さらに、このカウンタを利用してビットシリアル加算器を設計する手法を開発した。この方法により、これまで最小のグレイコード加算器を実現した。また、カルノー図を用いた検討により、この設計手法による結果が妥当であることも示した。一方、これまで提案していたグレイコード演算アルゴリズムは上位桁からのアルゴリズムであったのに対し、実数の位相構造を反映したグレイコード算術演算アルゴリズムとして、演算入力を変化させたときに結果を変化させる形のアルゴリズムを開発した。これは、入出力をグレイコードで表現した場合、入力の微小変化はコードとしても微小変化しかせず、結果もグレイコード表現では微小変化しかしないという、グレイコードの位相構造を利用している。このアルゴリズムの開発に当たっては、まず入力が微小変化した場合にどこの桁が影響を受けるかを明らかにした。次に、この変化を結果に反映するために、この変化が結果に及ぼす影響を効率的に表現できるアルゴリズムを与えた。最後に結果を最適化することにより、位相構造を反映したアルゴリズムを実現した。