スペース天文用赤外線画像センサ開発のための基礎研究

空间天文红外成像传感器的基础研究

• 批准号: 14740137
• 负责人: 和田 武彦
• 金额: $ 2.18万
• 依托单位: Institute of Space and Astronautical Science
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2002
• 资助国家: 日本
• 起止时间: 2002 至 2003
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-14740137/
• 关键词: 赤外線天文学; 画像センサー; 低温電子回路; 検出器; 極低温電子回路

本年度は極低温での良好な動作が期待できるtwin gate構造のFET素子の試作を行なった。通常のCMOSプロセスを使った読みだし集積回路(ROIC : Read Out Inregrated circuit)は、極低温(<30K)で特性が悪化することが知られている。そこで従来はプロセスを工夫して、極低温でも良好な特性が得られるよう工夫していた。しかしプロセスの変更とその維持には莫大な資金が必要で、また、最新のテクノロジーをつかうことができなくなるため、実際的ではない。そこで、本研究では、比較的簡単にできるマスクパターン変更(平面構造と回路設計の変更)のみで極低温で動作する素子を作ることを目的に研究を行なった。その結果、文献調査や集積回路の物理考察により、twin gate構造をもつMOS FETが極低温でも良好な動作をする可能性があることが判明した。この結果に基づいて、(1)合い乗りchip試作サービスを用いたVLSI試作フローの確立(2)twin gate構造のFET素子の極低温動作特性評価素子試作、を目的に東京大学大規模集積システム設計教育研究センター(VDEC)による乗合試作サービスにて、CMOS集積回路設計試作を行なった。FETの設計はVDECを通し、ケイデンス株式会社の協力の元、研究代表者自身が行なった。チップ試作はVDECを通しローム(株)および凸版印刷(株)の協力で行なった。この結果、通常の試作に比べ2桁低いコストでの試作を行なうことができた今回の試作では、比較のため、twin gateの2つのgate長の比を変更した素子と、通常のgate構造をもつFETも同時に配置した。FET素子特性を評価するため、すべてのFETに独立なPADを配置した。

This year, the <s:1> extremely low temperature で <s:1> good な operation が is expected to look forward to the で <s:1> る るtwin gate construction <s:1> FET element <s:1> trial operation を and なった. Usually の CMOS プ ロ セ ス を make っ た 読 み だ し collection of integrated circuit (ROIC: Read Out Inregrated circuit) は, extremely low temperature (< 30 k) で features が 悪 change す る こ と が know ら れ て い る. そ こ で 従 to は プ ロ セ ス を time し て, extremely low temperature で も な features good が must ら れ る よ う time し て い た. し か し プ ロ セ ス の - more と そ の maintain に は great な money が で, necessary ま た and latest の テ ク ノ ロ ジ ー を つ か う こ と が で き な く な る た め, be interstate で は な い. そ こ で, this study で は, comparison of Jane 単 に で き る マ ス ク パ タ ー ン - more と circuit design (plane structure の - more) の み で extremely low temperature で action す る element る を son こ と を purpose に を line な っ た. そ の results, the literature survey や set integrated circuit の physical inspection に よ り, twin gate structure を も つ MOS FET が extremely low temperature で も good な action を す る possibility が あ る こ と が.at し た. こ の results に づ い て, (1) い 乗 り chip attempt サ ー ビ ス を with い た VLSI test for フ ロ ー の establishment (2) the twin の FET gate structure element child の extremely low temperature operating characteristic evaluation 価 element, the purpose of the を に try son at the university of Tokyo mass set product シ ス テ ム design education research セ ン タ ー (VDEC) に よ る 乗 us attempt サ ー ビ ス に て, CMOS integrated circuit design attempt を line な っ た. FET <s:1> design <e:1> VDECを to <s:1>, ケ デ デ ス ス co., ltd. cooperate with <s:1> yuan, and the research representative itself が company なった. Youdaoplaceholder0 try to make で VDECを through <s:1> ロ チップ ム(co., LTD.)および letterpress printing (co., LTD.) チップ cooperate で line なった. こ の に results, usually try の is lower than 2 girder べ い コ ス ト で の attempt を line な う こ と が で き た today back の as で は, comparative の た め, twin gate 2 つ の の gate long の than を - more し た element と, usually の gate structure を も つ FET も に configuration at the same time し た. The characteristics of FET elements を review 価するため, すべて <s:1> FETに independent なPADを configuration た た.

项目成果

Ishihara D., et al.: "Evaluation of the Mid-and Near-Infrared Focal Plane Arrays for Japanese Astronomical Satellite ASTRO-F"Proc. of SPIE. 4850. 1008-1019 (2003)

Ishihara D. 等人：“日本天文卫星 ASTRO-F 的中红外和近红外焦平面阵列的评估”Proc。

和田 武彦: "スペース赤外線天文観測用極低温動作読み出し集積回路評価用素子の試作"2003年度版VDEC年報(東京大学大規模集積システム設計教育研究センター紀要). (受理済).

Takehiko Wada：“用于空间红外天文观测的低温操作读出集成电路评估装置的原型”2003年VDEC年度报告（东京大学大规模集成系统设计教育研究中心通报）（已接受）。

Wada, T., et al.: "Infrared Camera(IRC) on board ASTRO-F"Proc. of SPIE. 4850. 179-190 (2003)

Wada, T. 等人：“ASTRO-F 上的红外摄像机 (IRC)”Proc。