シリコン集積回路多層配線における伝送線路配線を用いた高速信号伝送の研究
硅集成电路多层布线中采用传输线布线的高速信号传输研究
基本信息
- 批准号:04J04594
- 负责人:
- 金额:$ 1.79万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for JSPS Fellows
- 财政年份:2004
- 资助国家:日本
- 起止时间:2004 至 2006
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
近年、シリコン集積回路(Si LSI)の性能は、トランジスタ単体よりもむしろ長距離配線によって律速されている。本研究は、長距離配線の遅延と消費電力を低減させるために、差動伝送線路配線を用いたオンチップ超高速信号伝送技術を確立することを目的としている。高密度かつ高いクロストーク耐性を有するゼロクロストーク構造を提案した。提案する配線構造は従来のコプレナー構造と比較して55%高い実効的配線密度を有していた。また、実測によりゼロクロストーク構造が高いクロストーク耐性を有していることを示した。前年度90nm Si CMOSプロセスにより設計したLVDS型伝送線路配線を実測により評価した。5mmの伝送線路配線に10Gbpsの信号を2.7mWの消費電力で伝送させることができた。Energy per Bitは0.27pJ/bitであり、Energy per Bitに関してオンチップ伝送線路配線における世界最高性能を実現した。5mmの長さの従来のオンチップ配線と比較して遅延ばらつきが89%小さいことを示した。マルチドロップバスやクロック分配回路へ向けたオンチップ伝送線路の分岐方法を検討した。分岐部分において伝送線路に直接トランジスタを接続することによって信号品質の劣化なく信号を分岐できることがわかった。その知見をもとにマルチドロップバスを開発した。TxとRxの面積削減のために、TxとRxの両方の機能を有するTwo-way transceiverを開発した。また、Rx動作時にゲート接地型の増幅回路として動作させることでRxでの遅延を低減した。90nm Si CMOSプロセスを用いて6つの分岐を有するマルチドロップバスを試作し、測定結果から8Gbpsの信号を合計7.1mWの消費電力で伝送させることができた。Two-way transceiver一つあたりの消費電力は1.2mWであった。以上により、差動伝送線路を応用した低クロストーク高密度バス技術、差動伝送線路を応用したH-tree Mesh Hybrid型クロック分配回路を構築するための高速信号伝送技術と分岐技術を確立した。
In recent years, the performance of silicon integrated circuits (Si LSI) has been changing from simple to long-distance routing. This study aims to establish ultra-high-speed signal transmission technology for long-distance distribution, low power consumption and differential transmission. High density, high temperature resistance, high temperature resistance. The proposed wiring structure is 55% higher than the previous wiring structure. The test results show that there is a high degree of resistance between the two groups. 90nm Si CMOS circuit design, LVDS type transmission wiring and implementation evaluation in previous years 5mm transmission line distribution 10Gbps signal 2.7 mW consumption power transmission. Energy per Bit is 0.27pJ/bit, Energy per Bit is the highest performance in the world. 5mm in length and 89% in length The method of dividing the transmission line is discussed. If the transmission line in the diverging part is directly connected, the signal quality will deteriorate and the signal will diverge. The only way to do this is to open the door. Tx Rx area reduction, Tx Rx square function, Two-way transceiver development When Rx is active, the amplitude of the ground type loop is increased, and when Rx is active, the delay is decreased. 90nm Si CMOS power consumption test results: 8Gbps signal total 7.1 mW power consumption test results Two-way transceiver 1 Consumption power 1.2mW The high-speed signal transmission technology for differential transmission lines is established by using the H-tree Mesh Hybrid type distribution loop.
项目成果
期刊论文数量(9)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
RF Passive Components Using Metal Line on Si CMOS
在 Si CMOS 上使用金属线的射频无源元件
- DOI:
- 发表时间:2006
- 期刊:
- 影响因子:0
- 作者:Kazuya Masu;Kenichi Okada;Hiroyuki Ito
- 通讯作者:Hiroyuki Ito
Zero-Crosstalk Bus Line Structure for Global Interconnects in Si ULSI
Si ULSI 中全局互连的零串扰总线结构
- DOI:
- 发表时间:2006
- 期刊:
- 影响因子:0
- 作者:木村 実人;伊藤 浩之;杉田 英之;岡田 健一;益 一哉
- 通讯作者:益 一哉
High Density Differential Transmission Line Structure on Si ULSI
Si ULSI 上的高密度差分传输线结构
- DOI:
- 发表时间:2004
- 期刊:
- 影响因子:0
- 作者:伊藤 浩之;岡田 健一;益 一哉
- 通讯作者:益 一哉
On-Chip Yagi-Uda Antenna for Horizontal Wireless Signal Transmission in Stacked Multi Chip Packaging
用于堆叠多芯片封装中水平无线信号传输的片上八木宇田天线
- DOI:
- 发表时间:2007
- 期刊:
- 影响因子:0
- 作者:Kazuma Ohashi;Tackya Yammouch;Makoto Kimura;Hiroyuki Ito;Kenichi Okada;Kazuhisa Itoi;Masakazu Sato;Tatsuya Ito;Ryozo Yamauchi;Kazuya Masu
- 通讯作者:Kazuya Masu
Low-Loss Distributed Constant Passive Devices Using Wafer-Level Chip Scale Package Technology
采用晶圆级芯片尺寸封装技术的低损耗分布式恒定无源器件
- DOI:
- 发表时间:2006
- 期刊:
- 影响因子:0
- 作者:Hiroyuki Ito;Hideyuki Sugita;Kenichi Okada;Tatsuya Ito;Kazuhisa Itoi;Masakazu Sato;Ryozo Yamauchi;Kazuya Masu
- 通讯作者:Kazuya Masu
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
伊藤 浩之其他文献
ピラー型電極による単一Au錘3軸MEMS加速度センサの感度均一化の検討
使用柱型电极检查单金重 3 轴 MEMS 加速度传感器的灵敏度均匀性
- DOI:
- 发表时间:
2020 - 期刊:
- 影响因子:0
- 作者:
市川 崇志;渥美 賢;古賀 達也;山根 大輔;飯田 慎一;伊藤 浩之;石原 昇;町田 克之;益 一哉 - 通讯作者:
益 一哉
微弱筋音計測に向けた高分解能MEMS慣性センサモジュールの検討
用于弱肌声音测量的高分辨率MEMS惯性传感器模块研究
- DOI:
- 发表时间:
2019 - 期刊:
- 影响因子:0
- 作者:
古賀 達也;市川 崇志;田中 直登;緒方 大樹;大良 宏樹;山根 大輔;石原 昇;伊藤 浩之;曽根 正人;町田 克之;三宅 美博;益 一哉 - 通讯作者:
益 一哉
小型高感度MEMS慣性センサモジュールの試作評価
紧凑型高灵敏度 MEMS 惯性传感器模块的原型评估
- DOI:
- 发表时间:
2016 - 期刊:
- 影响因子:0
- 作者:
高安 基大;權田 惇晟;山根 大輔;小西 敏文;伊藤 浩之;道正 志郎;石原 昇;町田 克之;益 一哉 - 通讯作者:
益 一哉
高感度MEMS加速度センサのBrownian Noise評価に関する検討
高灵敏度MEMS加速度传感器布朗噪声评估研究
- DOI:
- 发表时间:
2018 - 期刊:
- 影响因子:0
- 作者:
新島 宏文;乙部 翔太;高安 基大;山根 大輔;小西 敏文;佐布 晃昭;伊藤 浩之;年吉 洋;町田 克之;益 一哉 - 通讯作者:
益 一哉
積層メタル技術を用いた高感度MEMS慣性センサの傾斜計応用の検討
采用层压金属技术的高灵敏度MEMS惯性传感器倾角仪应用研究
- DOI:
- 发表时间:
2017 - 期刊:
- 影响因子:0
- 作者:
辻 一平;高安 基大;伊藤 浩之;山根 大輔;道正 志郎;小西 敏文;石原 昇;町田 克之;益 一哉 - 通讯作者:
益 一哉
伊藤 浩之的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('伊藤 浩之', 18)}}的其他基金
妨害波を活用した極低消費電力無線技術の創成
利用干扰波创建超低功耗无线技术
- 批准号:
24K00939 - 财政年份:2024
- 资助金额:
$ 1.79万 - 项目类别:
Grant-in-Aid for Scientific Research (B)
Direct verification and statistical analysis of binding by synchrony hypothesis
同步假设结合的直接验证和统计分析
- 批准号:
21K19803 - 财政年份:2021
- 资助金额:
$ 1.79万 - 项目类别:
Grant-in-Aid for Challenging Research (Exploratory)
義脳チップを目指したinter-brain通信回路の研究
人工脑芯片脑间通讯电路研究
- 批准号:
20760219 - 财政年份:2008
- 资助金额:
$ 1.79万 - 项目类别:
Grant-in-Aid for Young Scientists (B)
多細胞同時記録データの統計解析法の開発と視覚生理実験への応用
多细胞同时记录数据统计分析方法开发及其在视觉生理实验中的应用
- 批准号:
15016100 - 财政年份:2003
- 资助金额:
$ 1.79万 - 项目类别:
Grant-in-Aid for Scientific Research on Priority Areas
多細胞同時記録データの統計解析法の開発と視覚生理実験への応用
多细胞同时记录数据统计分析方法开发及其在视觉生理实验中的应用
- 批准号:
14017088 - 财政年份:2002
- 资助金额:
$ 1.79万 - 项目类别:
Grant-in-Aid for Scientific Research on Priority Areas
テトロード電極を用いた多細胞同時記録実験データの統計解折法の開発
四极电极多细胞同时记录实验数据统计分析方法的开发
- 批准号:
13210132 - 财政年份:2001
- 资助金额:
$ 1.79万 - 项目类别:
Grant-in-Aid for Scientific Research on Priority Areas (C)
テトロード電極を用いた多細胞同時記録実験データの統計解析法の開発
四极电极多细胞同时记录实验数据统计分析方法的开发
- 批准号:
12210142 - 财政年份:2000
- 资助金额:
$ 1.79万 - 项目类别:
Grant-in-Aid for Scientific Research on Priority Areas (C)
ダイナミカルアセンブリーの統計数理学的記述法の探求
动态装配统计数学描述方法探索
- 批准号:
07854020 - 财政年份:1995
- 资助金额:
$ 1.79万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)
イネにおけるストレス誘導性ペルオキシダーゼ遺伝子の発現誘導機構の解明
水稻胁迫诱导过氧化物酶基因表达诱导机制的阐明
- 批准号:
07760069 - 财政年份:1995
- 资助金额:
$ 1.79万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)
イネPeroxidase遺伝子の構造および発現機構の解明
水稻过氧化物酶基因结构及表达机制的阐明
- 批准号:
06760065 - 财政年份:1994
- 资助金额:
$ 1.79万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)
相似海外基金
配線遅延の温度依存性を考慮し回路性能を最適化する高位LSI設計技術
通过考虑布线延迟的温度依赖性来优化电路性能的高级LSI设计技术
- 批准号:
15J07118 - 财政年份:2015
- 资助金额:
$ 1.79万 - 项目类别:
Grant-in-Aid for JSPS Fellows
配線遅延と発熱を考慮したプロセッサアレイの自律再構成方式に関する研究
考虑布线延迟和发热的处理器阵列自主重构方法研究
- 批准号:
18700051 - 财政年份:2006
- 资助金额:
$ 1.79万 - 项目类别:
Grant-in-Aid for Young Scientists (B)