シリコン集積回路多層配線における伝送線路配線を用いた高速信号伝送の研究

硅集成电路多层布线中采用传输线布线的高速信号传输研究

基本信息

批准号：
04J04594
负责人：
伊藤浩之
金额：
$ 1.79万
依托单位：
Tokyo Institute of Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2004
资助国家：
日本
起止时间：
2004 至 2006
项目状态：
已结题

项目摘要

近年、シリコン集積回路(Si LSI)の性能は、トランジスタ単体よりもむしろ長距離配線によって律速されている。本研究は、長距離配線の遅延と消費電力を低減させるために、差動伝送線路配線を用いたオンチップ超高速信号伝送技術を確立することを目的としている。高密度かつ高いクロストーク耐性を有するゼロクロストーク構造を提案した。提案する配線構造は従来のコプレナー構造と比較して55%高い実効的配線密度を有していた。また、実測によりゼロクロストーク構造が高いクロストーク耐性を有していることを示した。前年度90nm Si CMOSプロセスにより設計したLVDS型伝送線路配線を実測により評価した。5mmの伝送線路配線に10Gbpsの信号を2.7mWの消費電力で伝送させることができた。Energy per Bitは0.27pJ/bitであり、Energy per Bitに関してオンチップ伝送線路配線における世界最高性能を実現した。5mmの長さの従来のオンチップ配線と比較して遅延ばらつきが89%小さいことを示した。マルチドロップバスやクロック分配回路へ向けたオンチップ伝送線路の分岐方法を検討した。分岐部分において伝送線路に直接トランジスタを接続することによって信号品質の劣化なく信号を分岐できることがわかった。その知見をもとにマルチドロップバスを開発した。TxとRxの面積削減のために、TxとRxの両方の機能を有するTwo-way transceiverを開発した。また、Rx動作時にゲート接地型の増幅回路として動作させることでRxでの遅延を低減した。90nm Si CMOSプロセスを用いて6つの分岐を有するマルチドロップバスを試作し、測定結果から8Gbpsの信号を合計7.1mWの消費電力で伝送させることができた。Two-way transceiver一つあたりの消費電力は1.2mWであった。以上により、差動伝送線路を応用した低クロストーク高密度バス技術、差動伝送線路を応用したH-tree Mesh Hybrid型クロック分配回路を構築するための高速信号伝送技術と分岐技術を確立した。

近年来，硅综合电路（SI LSIS）的性能由长距离接线而不是仅由晶体管控制。这项研究旨在使用差分传输线接线来建立芯片超高速度传输技术，以减少延迟和长距离接线的功耗。我们提出了一个具有高密度和高串扰电阻的零交叉结构。所提出的布线结构的有效接线密度比常规共面结构高55％。此外，实际测量结果表明，零串扰结构具有较高的串扰电阻。使用上一年的90nm SI CMOS工艺设计的LVD型传输线接线通过实际测量进行了评估。可以将10Gbps信号传输到5mm传输线，功率消耗为2.7MW。每位的能量为0.27pj/b，在芯片传输线路线接线中获得了世界上最高的性能。它表明，延迟变化比传统的5mm长片接线少89％。我们已经研究了一种将片上传输线扩展到多滴总线和时钟分配电路的方法。已经发现，通过将晶体管直接连接到分支部分处的传输线，可以将信号分支而不会降低信号质量。基于这些知识，我们开发了一辆多功能总线。为了减少TX和RX的面积，我们开发了一个具有TX和RX功能的双向收发器。此外，RX在RX操作过程中作为栅极地面放大器电路的操作减少了Rx的延迟。使用90nm Si CMOS工艺对具有六个分支的多滴总线进行了原型，并且从测量结果中，可以以总计7.1MW的功耗传输8Gbps信号。每个双向收发器的功耗为1.2MW。通过此过程，我们建立了一种低crosstalk高密度总线技术，该技术应用差速器传输线，以及高速信号传输技术和分支技术，该技术提供了构建H-TREE网状混合型时钟分配电路，该时钟分布电路应用差速器传输线。

项目成果

期刊论文数量（9）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

RF Passive Components Using Metal Line on Si CMOS

在 Si CMOS 上使用金属线的射频无源元件

DOI：
发表时间：
2006
期刊：
IEICE Transactions on Electronics Vol.E89-C No.6
影响因子：
0
作者：
Kazuya Masu;Kenichi Okada;Hiroyuki Ito
通讯作者：
Hiroyuki Ito

High Density Differential Transmission Line Structure on Si ULSI

Si ULSI 上的高密度差分传输线结构

DOI：
发表时间：
2004
期刊：
IEICE Transactions on Electronics Vol.E87-C No.6
影响因子：
0
作者：
伊藤浩之;岡田健一;益一哉
通讯作者：
益一哉

Zero-Crosstalk Bus Line Structure for Global Interconnects in Si ULSI

Si ULSI 中全局互连的零串扰总线结构

DOI：
发表时间：
2006
期刊：
Japanese Journal of Applied Physics (掲載決定)
影响因子：
0
作者：
木村実人;伊藤浩之;杉田英之;岡田健一;益一哉
通讯作者：
益一哉

伝送線路

传输线

DOI：
发表时间：
2005
期刊：
影响因子：
0
作者：
通讯作者：

Low-Loss Distributed Constant Passive Devices Using Wafer-Level Chip Scale Package Technology

采用晶圆级芯片尺寸封装技术的低损耗分布式恒定无源器件

DOI：
发表时间：
2006
期刊：
IEICE Transactions on Electronics Vol.E90-C No.3
影响因子：
0
作者：
Hiroyuki Ito;Hideyuki Sugita;Kenichi Okada;Tatsuya Ito;Kazuhisa Itoi;Masakazu Sato;Ryozo Yamauchi;Kazuya Masu
通讯作者：
Kazuya Masu