電流モード多値双方向非同期データ転送技術に基づく高速情報通信VLSIに関する研究

双方向非同期データ転送用多値電流モード回路セルライブラリの作成双方向データ転送技術を用いたLDPC(Low Density Parity Check)デコーダの設計は,2値CMOS回路とアナログの特性を持つ多値電流モード回路を融合した設計が必要となる.既存の2値CMOS回路のセルベース設計ツールを活用し,多値電流モード回路部分も自動設計するために,双方向データ転送回路部分のセル化を行った.2値CMOS回路セルとの整合性を考え,セルの高さを2値CMOS回路セルの整数倍に設計した.また,多値電流信号はセル内のみで使用しセルの入出力は2値電圧として周辺回路との整合性を取った.セルの高さを合せたことにより整合性が高まり,セル化しない設計と比較して面積を1/7に抑えることができた.多値非同期LDPCデコーダのBER測定環境の構築実チップのBER(Bit Error Rate)の測定はアプリケーションとしての性能を示す上で欠かせない.しかしながら,10^<10〜15>レベルのBER測定はソフトウェアでは困難であった.そこで,カナダアルバータ大学に滞在しBER測定手法を学ぶと共に,非同期LDPCデコーダに適応できるよう測定環境の構築を行った.まず大量のサンプルを処理するために,BER測定システムは主にFPGAを用いて実現される.送信器・受信器・伝送路の一連の通信モデルにおいて,試作したデコードチップ部分を除く全てFPGA上に実装される.これにより,10^<10〜15>レベルのBERを実時間内に計測することができる.所望の拡張コネクタを持つFPGAボードを選定および購入し,チップを接続する基板ボードの製作を行った.またFPGAからテストパターンを生成し,LDPCデコーダの基本動作を確認した.その結果,LDPCデコーダの復号機能が正しく動作していることを確認した.

双方向非同期データ転送用多値電流モード回路セルライブラリの作成双方向データ転送技術を用いたLDPC(Low Density Parity Check)デコーダの設計は,2値CMOS回路とアナログの特性を持つ多値電流モード回路を融合した設計が必要となる.既存の2値CMOS回路のセルベース設計ツールを活用し,多値電流モード回路部分も自動設計するために,双方向データ転送回路部分のセル化を行った.2値CMOS回路セルとの整合性を考え,セルの高さを2値CMOS回路セルの整数倍に設計した.また,多値電流信号はセル内のみで使用しセルの入出力は2値電圧として周辺回路との整合性を取った.セルの高さを合せたことにより整合性が高まり,セル化しない設計と比較して面積を1/7に抑えることができた.多値非同期LDPCデコーダのBER測定環境の構築実チップのBER(Bit Error Rate)の測定はアプリケーションとしての性能を示す上で欠かせない.しかしながら,10^<10〜15>レベルのBER測定はソフトウェアでは困難であった.そこで,カナダアルバータ大学に滞在しBER測定手法を学ぶと共に,非同期LDPCデコーダに適応できるよう測定環境の構築を行った.まず大量のサンプルを処理するために,BER測定システムは主にFPGAを用いて実現される.送信器・受信器・伝送路の一連の通信モデルにおいて,試作したデコードチップ部分を除く全てFPGA上に実装される.これにより,10^<10〜15>レベルのBERを実時間内に計測することができる.所望の拡張コネクタを持つFPGAボードを選定および購入し,チップを接続する基板ボードの製作を行った.またFPGAからテストパターンを生成し,LDPCデコーダの基本動作を確認した.その結果,LDPCデコーダの復号機能が正しく動作していることを確認した.