Study of fabrication processes of ferroelectric-gate FET for lowering the operation voltage
Study of fabrication processes of ferroelectric-gate FET for lowering the operation voltage
批准号:
18686032
负责人:
TAKAHASHI Mitsue
金额:
$19.64万
依托单位国家:
日本
项目类别:
Grant-in-Aid for Young Scientists (A)
财政年份:
2006
资助国家:
日本
项目状态:
已结题
起止时间:
2006 至 2008
中文摘要
金属/強誘電体/絶縁体/半導体のゲート積層構造を有する電界効果トランジスタ(MFIS FET)は有望な次世代不揮発性半導体メモリ素子として知られるFeFET のひとつである。このMFIS FETについて、強誘電体材料の強誘電性を十分に引き出すための高温アニールを敢えて行うことを選択しながらも絶縁体層とシリコン半導体界面遷移層の実効的な換算膜厚を小さく抑えることを期待して、金属/強誘電体/絶縁体積層の製膜前にシリコン半導体表面を窒化および酸窒化処理し、それらの処理条件の最適化を行った。その結果、最適な処理条件の基に絶縁体層とシリコン半導体界面遷移層の実効的な換算膜厚を小さく抑えられることが示唆された。今後この成果を応用することで強誘電体層の薄膜化が可能になり、MFIS FETの動作電圧低減と素子の微細化を実現できる。
英文摘要
金属/強誘電体/絶縁体/半導体のゲート積層構造を有する電界効果トランジスタ(MFIS FET)は有望な次世代不揮発性半導体メモリ素子として知られるFeFET のひとつである。このMFIS FETについて、強誘電体材料の強誘電性を十分に引き出すための高温アニールを敢えて行うことを選択しながらも絶縁体層とシリコン半導体界面遷移層の実効的な換算膜厚を小さく抑えることを期待して、金属/強誘電体/絶縁体積層の製膜前にシリコン半導体表面を窒化および酸窒化処理し、それらの処理条件の最適化を行った。その結果、最適な処理条件の基に絶縁体層とシリコン半導体界面遷移層の実効的な換算膜厚を小さく抑えられることが示唆された。今後この成果を応用することで強誘電体層の薄膜化が可能になり、MFIS FETの動作電圧低減と素子の微細化を実現できる。
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
Pt/SrBi2Ta209/HfO2/Si MFIS FETへのSiN層挿入の効果
将 SiN 层插入 Pt/SrBi2Ta2O9/HfO2/Si MFIS FET 中的效果
DOI:
--
发表时间:
2007
期刊:
影响因子:
--
作者:
[堀内 健史, 嵩橋 光恵, Shouyu Wang, Qiu-Hong Li, 齊藤 丈靖, 大橋 憲太郎, 酒井 滋樹]
通讯作者:
酒井 滋樹
Pt/SrBi2Ta2O9/HfO2/Si MFIS FETへのSiN 層挿入の効果
将 SiN 层插入 Pt/SrBi2Ta2O9/HfO2/Si MFIS FET 中的效果
DOI:
--
发表时间:
2007
期刊:
影响因子:
--
作者:
[堀内 健史, 高橋 光恵, Shouyu Wang, Qiu-Hong Li, 齊藤 丈靖, 大橋 憲太郎, 酒井 滋樹]
通讯作者:
酒井 滋樹
Pt/SrBiTa209/HfO2/Si強誘電体ゲートトランジスタへのシリコン表面窒化の効果
硅表面氮化对Pt/SrBiTa2O9/HfO2/Si铁电栅晶体管的影响
DOI:
--
发表时间:
2007
期刊:
影响因子:
--
作者:
[堀内 健史, 大橋 憲太郎, Shouyu Wang, Qiu-Hong Li, 高橋 光恵, 酒井 滋樹]
通讯作者:
酒井 滋樹
海外基金