配線遅延と発熱を考慮したプロセッサアレイの自律再構成方式に関する研究

考虑布线延迟和发热的处理器阵列自主重构方法研究

• 批准号: 18700051
• 负责人: 福士 将
• 金额: $ 1.28万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2006
• 资助国家: 日本
• 起止时间: 2006 至 2007
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-18700051/
• 关键词: ディペンダブルシステム; システムオンチップ; 自律再構成; プロセッサアレイ; 信頼性

本研究の目的は,集積回路チップ内に複数のプロセッサ回路を搭載するマルチコア型プロセッサアレイシステムの信頼性を向上させることである.具体的には,故障プロセッサの回避,プロセッサ間の配線遅延,チップの発熱量の3つの異なる問題を統合的に取り扱うことが可能な新たな概念のシステム自律再構成方式を開発することである.本年度は,チップ自身が自動的にシステム再構成を行う自律再構成機能を実現するために,前年度に開発した再構成法のチップ内組み込み回路の設計を行った.本研究で開発した再構成法は,故障回避,配線遅延,発熱量に関する最適化問題を解くために,遺伝的アルゴリズム(GA)を用いている.そのため,回路の実装方式として,GAの部分的な機能をシステム内の個々のプロセッサに組み込み,各プロセッサが協調して動作する並列GAとして実装するアプローチをとった.また,プロセッサ間のデータ転送方式として,ネットワーク・オン・チップ型のパケット転送方式を採用し,デッドロック(パケット転送処理の停止)を回避するためのパケット転送方法の検討も行った.回路設計ソフトウェアを用いて,プロセッサへの組み込み回路,および,データ転送用ルータ回路の設計を行い,動作確認を行った.今後は,設計した回路を用いてプロセッサアレイシステムを構築し,システム全体としての動作確認を行う予定である.また,システムをFPGAなどの書き換え可能デバイス上に実装し,ハードウェアとしての性能評価を行う予定である.

The purpose of this study is to build a complex integrated circuit with a built-in integrated loop.ロセッサアレイシステムの信格性を上させることである. Specific には, fault プロセッサのavoidance, プロセッサのWiring extension, チップの発calorie の3つのdifferentなるproblemをintegrationにtakingり扱うことがpossibleな新たな conceptのシステムautonomous reconstruction methodを开発することである.This yearは,チップ itselfがautomaticにシステムreconstructionを行うautonomous reconstruction functionを実 appearancesするために,front The annual reconstruction method is used to design the circuit of the internal group. The reconstruction of the annual structure is used in this study. Established method, fault avoidance, wiring extension, optimization problem of heat dissipation, solution of the problem, and the solution of the problem The function of リズム(GA) is the function of the circuit, the installation method of the circuit, and the functions of the GA part.システム内のpiece 々のプロセッサに集团み込み, each プロセッサが coordinated して action する GAとして実装するアプローチをとった.また,プロセッサ间のデータ転Send methodとして,ネットワーク・オン・チップ type のパケット転 Shipping method を adopts し, デッドロック(パケット転 Send Processing stop), avoidance, delivery method, circuit design, etc.を Use いて, プロセッサへのgroup み込みcircuit, および, データ転 Send ルータcircuit design を rowい, Action confirmation is done. In the future, したloop is designed and constructed with いてプロセッサアレイシステムをし,システムall としてのaction confirmationを行う下注である.また,システムをFPGAなどの书きchangeえpossibleデバイス上に実装し,ハードウェアとしてのPerformance evaluation価を行う下注である.

项目成果

細粒度並列処理向け相互結合網TESHにおける適応型ルーティングアルゴリズム

互联网络TESH中细粒度并行处理的自适应路由算法

• 发表时间: 2008
• 期刊: 電子情報通信学会 論文誌 J91-D
• 作者: 岩下武史;美舩健;島崎眞昭;高橋康人;石田智之;廣谷迪;増子拓也;美舩健;高橋康人;高橋康人;岩下武史;岩下武史;高橋康人;高橋康人;守口聡一;荒井宗範;岩下武史;美舩健;荒井宗範;Takeshi Iwashita;美舩健;Takeshi Iwashita;美舩健;美舩健;岩下武史;岩下武史;岩下武史;Takeshi Iwashita;Takeshi Iwashita;Takeshi Iwashita;島崎眞昭;岩下武史;小畑信彦;美舩健;岩下武史;Son Hong Ngo;三浦 康之
• 通讯作者: 三浦 康之

An Improved Reconfiguration Method for Degradable Processor Arrays Using Genetic Algorithm

• DOI: 10.1109/dft.2006.15
• 发表时间: 2006-10
• 期刊: 2006 21st IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems
• 作者: Y. Fukushima;Masaru Fukushi;S. Horiguchi

動的再構成型ハードウェアにおける効率の良い状態切替方式に関する検討

动态可重构硬件高效状态切换方法研究

• 发表时间: 2007
• 期刊: 電子情報通信学会技術報告 Reconf Vol.106,No.458
• 作者: 米田雅春;福士将;堀口進
• 通讯作者: 堀口進

ボランティアコンピューティング環境における動的クラスタ再構成法

志愿者计算环境下的动态集群重构方法

• 发表时间: 2008
• 作者: 島田健市;福士将;堀口進;渡邉 寛;菅原 雅也
• 通讯作者: 菅原 雅也

動的再構成型ハードウェアの階層型状態切替方式

动态可重构硬件的分层状态切换方法

• 发表时间: 2007
• 作者: 島田健市;福士将;堀口進;渡邉 寛;菅原 雅也;福士 将;福士 将;堀口 進
• 通讯作者: 堀口 進