高性能SiCパワーエレクトロニクス実現に向けた理想MOS構造作製プロセスの創成

点击翻译按钮获取中文摘要

SiC等のワイドギャップ半導体は、大電力を高速かつ高効率で変換・制御するパワーエレクトロニクス用の半導体材料として期待されており、エネルギー・環境問題の解決に向けた重要な研究領域である。近年の研究開発によりSiC基板の品質が飛躍的に向上し、高耐圧MOSデバイスの試作が進められている。これらのデバイスを構成する絶縁膜層には、SiC基板表面を酸化して形成したSiO2を用いている。しかしSiC半導体では、酸化前の表面清浄化や基板の平坦化技術が未だ確立していない。また絶縁膜形成工程については、熱酸化SiO2中にカーボンが残存し、界面領域に濃縮されたカーボンが電気特性や絶縁耐圧を著しく劣化させることが指摘されている。本研究では、SiC-MOS作製プロセスにおいて、大気圧水素プラズマを用いたSiC表面清浄化技術およびAlON/SiO2/SiC積層ゲートスタック構造を提案する。これまでの研究から、両技術の可能性実証は完了しているが、目的とする理想MOSの実現に向けては、各要素技術だけでなく複合技術として完成させることが必要となる。平成19年度前半では、SiC表面の熱酸化膜厚と界面電気特性の関係を明らかにし、薄膜領域で特性改善が見込めることを示した。またSiO2/SiC試料への窒素プラズマ照射やメタル電極堆積後のアニール処理による界面電気特性の改善効果について継続評価を行った。さらに我々が提案するAlON/SiO2/SiC積層構造ゲートスタックにおいては、AlON作製条件の最適化によって、絶縁耐性や電気特性に優れた高誘電率AlON膜形成条件を取得することが出来た。