Circuit-efficient sample-rate convertor by Fourier interpolation

通过傅立叶插值实现电路效率高的采样率转换器

• 批准号: 20500156
• 负责人: KOBAYASHI Fuminori
• 金额: $ 2.41万
• 依托单位: Kyushu Institute of Technology
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2008
• 资助国家: 日本
• 起止时间: 2008 至 2010
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-20500156/
• 关键词: ディジタル・オーディオ; FPGA; 高調波歪; クロック・ジッタ; CORDIC; クロックジッタ

This project relates to SRC, sample-rate convertor, inevitable for now proliferate digital audio and video with different sampling rates. Existing SRC cannot simultaneously satisfy good performance (THD) and small circuit, because of complicated processing in the time domain. This project proposes a novel method to reconstruct signal in the frequency domain, after Fourier transform. Compared to existing methods with multi-tap filters, the method is much smaller, in the order of two, in circuit for equivalent performance.

本项目涉及SRC，采样率复用，现在不可避免地激增的数字音频和视频与不同的采样率。现有的SRC由于时域处理复杂，不能同时满足高性能（THD）和小电路的要求。本计画提出一种新的方法，在傅立叶变换后，在频域中重建信号。与现有的多抽头滤波器的方法相比，该方法在等效性能的电路中要小得多，在两个数量级。

项目成果

A Motor Speed Control System Using Dual-Loop PLL and Speed Feed-Forward/Back

使用双环PLL和速度前馈/反馈的电机速度控制系统

• 发表时间: 2010
• 作者: H.Machida;M.Kambara;K.Tanaka;F.Kobayashi
• 通讯作者: F.Kobayashi

Low-Jitter PLL by Interpolate Compensation

通过插值补偿实现低抖动 PLL

• 发表时间: 2008
• 作者: Y. Nakanishi;F. Kobayashi;H. Kondoh
• 通讯作者: H. Kondoh

フーリエ補間によるサンプリング・レート変換:CORDICアルゴリズムの位相近似

通过傅里叶插值进行采样率转换：CORDIC算法的相位近似

• 发表时间: 2009
• 作者: 井上学;小林史典
• 通讯作者: 小林史典

フーリエ補間によるサンプリング・レート変換 : CORDICアルゴリズムの位相近似

通过傅里叶插值进行采样率转换：CORDIC算法的相位近似

• 发表时间: 2009
• 作者: 井上学;小林史典
• 通讯作者: 小林史典

Phase-Locked Loops-Principle and some topics

锁相环-原理和一些主题

• 发表时间: 2010
• 作者: 松田友輔;大町真一郎;阿曽弘具;岩村雅一;Wei Chen;熊田太一;張放;Dongzhu Yin;内田誠一;小林史典
• 通讯作者: 小林史典