Impact of Network Reconfigurability on Parallel Computational Models.

网络可重构性对并行计算模型的影响。

基本信息

  • 批准号:
    20700014
  • 负责人:
  • 金额:
    $ 2.83万
  • 依托单位:
  • 依托单位国家:
    日本
  • 项目类别:
    Grant-in-Aid for Young Scientists (B)
  • 财政年份:
    2008
  • 资助国家:
    日本
  • 起止时间:
    2008 至 2010
  • 项目状态:
    已结题

项目摘要

We study in those parallel computational models with dynamic reconfigurable network, especially in the reconfigurable mesh. We show that the reconfigurable mesh with N processors can work with O(log N) slowdown in time even if we deprive the mesh of its dynamic reconfigurable function.
本文研究了动态可重构网络的并行计算模型,特别是可重构网格的并行计算模型。我们表明,可重构网格与N个处理器可以工作O(log N)的时间减慢,即使我们剥夺了网格的动态可重构功能。

项目成果

期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
Effective Partitioning of Static Global Buses for Small Processor Arrays
小型处理器阵列静态全局总线的有效分区
Upper bound on cell size for hierarchical GAF
分层 GAF 的单元大小上限
  • DOI:
  • 发表时间:
    2009
  • 期刊:
  • 影响因子:
    0
  • 作者:
    Yukiko Yamauchi;Fukuhito Ooshita;Hirotsugu Kakugawa;and Toshimitsu Masuzawa;Susumu Matsumae
  • 通讯作者:
    Susumu Matsumae
Impact of Reconfigurability on Meshes with Separable Row/Column Buses?
可重构性对具有可分离行/列总线的网格的影响?
Hier.archical. Low Power Consumption Technique with Location Information for Sensor Networks
层次结构。
{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

MATSUMAE Susumu其他文献

MATSUMAE Susumu的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

相似海外基金

配線遅延と発熱を考慮したプロセッサアレイの自律再構成方式に関する研究
考虑布线延迟和发热的处理器阵列自主重构方法研究
  • 批准号:
    18700051
  • 财政年份:
    2006
  • 资助金额:
    $ 2.83万
  • 项目类别:
    Grant-in-Aid for Young Scientists (B)
ネットワーク構成の動的再構成が可能な並列計算モデルに関する研究
允许动态重新配置网络配置的并行计算模型的研究
  • 批准号:
    16700019
  • 财政年份:
    2004
  • 资助金额:
    $ 2.83万
  • 项目类别:
    Grant-in-Aid for Young Scientists (B)
ネットワーク構成の動的変更が可能な並列計算モデルに関する研究
允许网络配置动态变化的并行计算模型研究
  • 批准号:
    13780231
  • 财政年份:
    2001
  • 资助金额:
    $ 2.83万
  • 项目类别:
    Grant-in-Aid for Young Scientists (B)
プロセッサアレイのフォールトトレランスに関する研究
处理器阵列容错研究
  • 批准号:
    11780224
  • 财政年份:
    1999
  • 资助金额:
    $ 2.83万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
一次元プロセッサアレイによる超音波エコー動画像の即時並列処理
使用一维处理器阵列立即并行处理超声回波视频图像
  • 批准号:
    10118202
  • 财政年份:
    1998
  • 资助金额:
    $ 2.83万
  • 项目类别:
    Grant-in-Aid for Scientific Research on Priority Areas (A)
VLSI向きプロセッサアレイに適したバス構造に関する研究
适用于面向VLSI的处理器阵列的总线结构研究
  • 批准号:
    06780265
  • 财政年份:
    1994
  • 资助金额:
    $ 2.83万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
大規模プロセッサアレイにおける大域通信機構の有効性に関する基礎研究
大规模处理器阵列中全局通信机制有效性的基础研究
  • 批准号:
    05780254
  • 财政年份:
    1993
  • 资助金额:
    $ 2.83万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
大規模プロセッサアレイ向き並列アルゴリズム設計のための基礎研究
大规模处理器阵列并行算法设计基础研究
  • 批准号:
    04750341
  • 财政年份:
    1992
  • 资助金额:
    $ 2.83万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
高次コミュニケーションシステムの高信頼化設計に関する研究
高阶通信系统高可靠性设计研究
  • 批准号:
    01633006
  • 财政年份:
    1989
  • 资助金额:
    $ 2.83万
  • 项目类别:
    Grant-in-Aid for Scientific Research on Priority Areas
Development of High Speed Data Acquisition System using Multiprocessor Array
使用多处理器阵列的高速数据采集系统的开发
  • 批准号:
    63460019
  • 财政年份:
    1988
  • 资助金额:
    $ 2.83万
  • 项目类别:
    Grant-in-Aid for General Scientific Research (B)
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了