Low-Power FPGA Based on Fine-grained Autonomous Supply-Voltage Control

基于细粒度自主电源电压控制的低功耗 FPGA

• 批准号: 21700052
• 负责人: HARIYAMA Masanori
• 金额: $ 2.5万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2009
• 资助国家: 日本
• 起止时间: 2009 至 2011
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-21700052/
• 关键词: FPGA; 非同期式回路; 不揮発メモリ; 複数電源電圧; パワーゲーティング; 強誘電体; フローティングゲートMOS; リーク電流; 非同期回路; ウェーブパイプライン; 強誘電体メモリ

FPGAs attract much attention since their functions and interconnection network can be reconfigured by post-fabrication programming. However, their major problem is its large area and power consumption because of their high redundancy. In this research, we develop novel architecture that can control the supply voltage and threshold voltage of each look-up table so as to minimize the power consumption under the constraint of the processing time. Moreover, we develop architecture that can gate the power when LUTs do not work.

FPGA由于其功能和互连网络可以通过制造后编程重新配置而受到广泛关注。然而，它们的主要问题是其大面积和功耗，因为它们的高冗余。在本研究中，我们开发了一种新颖的架构，可以控制每个查找表的电源电压和阈值电压，以便在处理时间的约束下最小化功耗。此外，我们开发的架构，可以门的权力时，LUT不工作。

项目成果

A Switch Block for Multi-Context FPGAs Based on Floating-Gate-MOS Functional Pass-Gates Using Multiple/Binary Valued Hybrid Signals

基于使用多个/二进制值混合信号的浮栅 MOS 功能传输门的多上下文 FPGA 开关块

• 发表时间: 2011
• 期刊: Journal of Multiple-Valued Logic and Soft Computing
• 影响因子: 1.3
• 作者: Shota Ishihara;Noriaki Idobata;Yoshihiro Nakatani;Masanori Hariyama;and Michitaka Kameyama
• 通讯作者: and Michitaka Kameyama

An Asynchronous Field-Programmable VLSI Using LEDR/4-Phase-Dual-Rail Protocol Converters

使用 LEDR/4 相双轨协议转换器的异步现场可编程 VLSI

• 发表时间: 2009
• 作者: Shota Ishihara;Yoshiya Komatsu;Masanori Hariyama;Michitaka Kameyama
• 通讯作者: Michitaka Kameyama

自律適応電源電圧制御に基づく低消費電力FPGAの構成

基于自主自适应电源电压控制的低功耗FPGA配置

• 发表时间: 2010
• 期刊: 自律適応電源電圧制御に基づく低消費電力FPGAの構成 RECONF2009-69
• 作者: 石原翔太;夏徴帆;張山昌論;亀山充隆
• 通讯作者: 亀山充隆

A Low-Power FPGA Based on Autonomous Fine-Grain Power Gating

• DOI: 10.1109/tvlsi.2010.2050500
• 发表时间: 2011-08
• 期刊: IEEE Transactions on Very Large Scale Integration (VLSI) Systems
• 影响因子: 2.8
• 作者: S. Ishihara;M. Hariyama;M. Kameyama

Synchronising logic gates for wave-pipelining design

用于波流水线设计的同步逻辑门

• 发表时间: 2010
• 期刊: Electronics Letters
• 影响因子: 1.1
• 作者: Z.Xia;S.Ishihara;M.Hariyama;M.Kameyama
• 通讯作者: M.Kameyama