非同期式回路による省エネルギーなエッジAIデバイスの実現

使用异步电路实现节能边缘AI设备

基本信息

批准号：
21K11812
负责人：
齋藤寛
金额：
$ 2万
依托单位：
The University of Aizu
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2021
资助国家：
日本
起止时间：
2021-04-01 至 2024-03-31
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-21K11812/
关键词：
非同期式回路 FPGA 畳み込みニューラルネットワークプロセッサ

项目摘要

二年目となる令和4年度は、非同期式回路による省エネルギーなエッジAIデバイスを実現するために、プロセッサと非同期式Binarized Neural Network (BNN)回路の通信を実現することを目標に掲げた。対象デバイスは、Field Programmable Gate Array (FPGA)である。まず、これまでに設計してきた同期式RISC-Vプロセッサと多層パーセプトロンによる非同期式BNN回路の接続を想定し、インターフェース回路を提案した。このインターフェース回路は、同期式インターフェースと非同期式インターフェースからなる。同期式インターフェースは、一般的なdouble flip-flopからなるシンクロナイザーを用いた。一方、非同期式インターフェースは、Click Elementと呼ばれる非同期式制御回路を用いた。通信プロトコルの定義、回路設計を行い、データの送受信をテスト入力として機能検証と評価（回路面積とレイテンシ）を行った。次に、評価結果を基に、提案したインターフェース回路を修正した。また、FPGAに提案したインターフェース回路を容易に実現するための設計支援ツールセットの開発を行った。この設計支援ツールセットは、設計制約生成、タイミング解析コマンド生成、タイミング検証、及び遅延調整を自動化する。そのため、開発した設計支援ツールを用いることで、提案したインターフェース回路をFPGAに設計するために必要となる設計プロセスの殆どを自動化することができる。最後に、提案するインターフェース回路と開発した設計支援ツールを用いて、同期式RISC-Vプロセッサと非同期式BNN回路の接続を行い、エッジAIデバイス全体の回路面積、実行時間、動的消費電力、および消費エネルギーを評価した。デバイス全体を同期式回路として実現したものと比べ、消費エネルギーを約34％削減することができた。

在2022年的第二年，目标是实现处理器与异步二进制神经网络（BNN）电路之间的通信，以便使用异步电路实现节能的Edge AI设备。目标设备是字段可编程门数组（FPGA）。首先，我们提出了一个接口电路，假设我们到目前为止设计的同步RISC-V处理器以及使用多层perceptron设计的异步BNN电路。该接口电路由同步接口和异步接口组成。使用的同步界面是由典型的双触发器组成的同步器。另一方面，异步接口使用称为单击元素的异步控制电路。定义了通信协议并执行电路设计，并将数据传输和接收用作测试输入，以验证和评估功能（电路面积和延迟）。接下来，基于评估结果，修改了提出的接口电路。我们还开发了一个设计支持工具集，以轻松实现FPGA提出的接口电路。这组设计支持工具可自动化设计约束生成，定时分析命令生成，时序验证和延迟调整。因此，通过使用开发的设计支持工具，可以自动化将提出的接口电路设计为FPGA所需的大多数设计过程。最后，使用建议的接口电路和开发的设计支持工具，我们连接了同步的RISC-V处理器和异步BNN电路来评估整个Edge AI设备的电路区域，执行时间，动态功耗和能源消耗。与将整个设备实现为同步电路的设备相比，能源消耗降低了约34％。

项目成果

期刊论文数量（3）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

RTL Conversion Method From Pipelined Synchronous RTL Models Into Asynchronous Ones

流水线同步RTL模型到异步RTL模型的转换方法

DOI：
10.1109/access.2022.3158487
发表时间：
2022
期刊：
IEEE Access
影响因子：
3.9
作者：
Semba Shogo;Saito Hiroshi
通讯作者：
Saito Hiroshi

A Study on the Design of Interface Circuits Between Synchronous-Asynchronous Modules Using Click Elements

采用Click元件的同异步模块间接口电路设计研究

DOI：
发表时间：
2022
期刊：
影响因子：
0
作者：
Semba Shogo;Saito Hiroshi
通讯作者：
Saito Hiroshi

A Design Support Tool Set for Interface Circuits Between Synchronous and Asynchronous Modules

同步和异步模块之间接口电路的设计支持工具集

DOI：
10.1109/access.2023.3243224
发表时间：
2023
期刊：
IEEE Access
影响因子：
3.9
作者：
Semba Shogo;Saito Hiroshi
通讯作者：
Saito Hiroshi

DOI：
{{ item.doi }}
发表时间：
{{ item.publish_year }}
期刊：
{{ item.journal_name }}
影响因子：
{{ item.factor }}
作者：
{{ item.authors }}
通讯作者：
{{ item.author }}

数据更新时间：{{ journalArticles.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ monograph.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ sciAawards.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ conferencePapers.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ patent.updateTime }}

齋藤寛其他文献

束データ方式による非同期式回路の動作合成手法の提案

使用捆绑数据方法的异步电路行为综合方法的提出

DOI：
发表时间：
2006
期刊：
情報処理学会システムLSI設計技術研究会資料 Vol.2006, No.126
影响因子：
0
作者：
濱田尚宏;小西隆夫;齋藤寛;米田友洋;南谷崇
通讯作者：
南谷崇

Adaptability of Early–Winter Direct–Sowing Cultivation of Paddy Rice using Different Seed Coating Types at 11 Locations in Japan

日本11个地点不同种衣类型早冬直播水稻的适应性

DOI：
10.1626/jcs.91.291
发表时间：
2022
期刊：
Japanese Journal of Crop Science
影响因子：
0
作者：
鈴木健策;柏木純一;中島大賢;長菅輝義;望月俊宏;安彦友美;古畑昌巳;大平陽一;千葉雅大;木村利行;矢野真二;阿部光希;松田晃;齋藤寛;笹川正樹;髙橋元紀;西村拓;濱本昌一郎;常田岳志;西政佳;由比進;下野裕之
通讯作者：
下野裕之