Measurement methodology for Production of vertical and lateral nanostructures

我是Rahman des Beantragten Projektes Well Eine MessMethodik für die Producktion von Vertikalen and Lateralen Nanostrukturen entwickelt.ALS MODEL SYSTEM Für De Untersuhugen Gate-Strukturen von Metall-Oxid-Silizium-Feldeffekt-Transistoren(MOSFETs)verwendet，deren Gatelängen Veniger ALS 100 nm叛逆。在Diesem Gröçenbereich Wirken Sich lokale Variationen der Randma？haltigkeit，Wie Z.B.Rauhigkeit，Welligkeit等deutlich auf de elektrischen Eigenschaften der Transistoren Aus.这是一项新的工程-10 nm-Gate-Strukturen-Strukturen and beonder deren Ränder entwickelt，die Entsteung and Fortpflanzung von geometrischen Maüber enüber alle Fertiunggsschritte des晶体管。在Einem Möglichst Frühen Schritt des Fertigangsprozses festzings festzulegen，Beginnend MIT Strukturen in einem möglichst Frühen Schritt des Fertigan gsprozses festzulegen，Beginnend MIT Strukturen in Ungehäratiem Fotolack中，Ausgehend von den geforten elktrischen Eigenschaften der Transistoren soll de Messmatodik ermöglichen，geusgehend von den geforten en elktrischen Eigenschaften der Transistoren soll de Messmatodik ermöglichen，gem mügiche de gegehend von den geforten Eigenschaften der trktrisoren soll de Messmetodik ermöglichen，geusgeZum Inhalt des Projektes gehört weiterhin die Evaluierung der verschiedenen in Frage kommenden MessMethoden，inbe ondere die Rasterktronenmikroskopie and die Korrance der gerischen Daten en elektrischen Kenngröen en der herzustellenden MOSFET。Für die verschiedenen Messomeoden被纳入了Eich-/Kalibrier标准的节庆和生产。

Im Rahmen des beantragten Projektes wird eine Messmethodik für die Produktion von vertikalen und lateralen Nanostrukturen entwickelt. Als Modellsystem für die Untersuchungen werden Gate-Strukturen von Metall-Oxid-Silizium-Feldeffekt-Transistoren (MOSFETS) verwendet, deren GateLängen weniger als 100 nm betragen. In diesem Größenbereich wirken sich lokale Variationen der Randmaßhaltigkeit, wie z.B. Rauhigkeit, Welligkeit etc. deutlich auf die elektrischen Eigenschaften der Transistoren aus. Es wird in diesem Projekt eine geschlossene Messmethodik für sub-lOOnm-Gate-Strukturen und besonders deren Ränder entwickelt, die die Entstehung und Fortpflanzung von geometrischen Maßen über alle Fertigungsschritte des Transistors behandelt. Ausgehend von den geforderten elektrischen Eigenschaften der Transistoren soll es die Messmethodik ermöglichen, geometrische Maße und Toleranzen für Strukturen in einem möglichst frühen Schritt des Fertigungsprozesses festzulegen, beginnend mit Strukturen in ungehärtetem Fotolack. Zum Inhalt des Projektes gehört weiterhin die Evaluierung der verschiedenen in Frage kommenden Messmethoden, insbesondere die Rasterkraft- und Rasterelektronenmikroskopie und die Korrelation der geometrischen Daten mit den elektrischen Kenngrößen der herzustellenden MOSFETS. Für die verschiedenen Messmethoden werden entsprechende Eich-/Kalibrierstandards festgelegt und gefertigt.