極薄膜単結晶磁性ガーネットを用いた脳情報処理に匹敵するマグノニックデバイスの形成

本研究の目的は，ジュール損失の極めて小さいスピン波を信号キャリアとした多入力の論理回路の原理実証を行う事である．デバイス面内において，等方性のよい伝搬が可能な前進体積波モードのスピン波をキャリアにえらび，多数決論理に基づいた論理回路の構築を行った．低損失なスピン波の伝搬媒体であるイットリウム鉄ガーネットをΨ型に加工し，３入力１出力の位相干渉器を構築した.また，位相干渉器の導波路端部には，吸収体として，その表面に１０ｎｍ程度の金薄膜を積層しており，不安定性の原因となる端面反射波の影響を抑圧した．この位相干渉器に入力する信号を外部位相器を用いて制御し，出力信号の位相を測定する事で，論理動作の検証を行った．導波路に入力する波のひとつを制御入力に用いることで，動作周波数４ＧＨｚにおいて，論理積演算および論理和演算を実証することに成功した．位相干渉器から実験的に得られた出力信号は，その任意の入力位相の組み合わせにおいて，理想的な計算モデルの出力とよく一致しており，スピン波を用いた安定性の高い論理演算が実現可能である事が分かった．さらに，有限要素法を用いて，位相干渉器を伝搬するスピン波の振る舞いを解析することで，従来のリッジ型導波路に代わる，効率のよいスピン波位相干渉器の設計手法に関する知見も得られた．

本研究の目的は，ジュール損失の極めて小さいスピン波を信号キャリアとした多入力の論理回路の原理実証を行う事である．デバイス面内において，等方性のよい伝搬が可能な前進体積波モードのスピン波をキャリアにえらび，多数決論理に基づいた論理回路の構築を行った．低損失なスピン波の伝搬媒体であるイットリウム鉄ガーネットをΨ型に加工し，３入力１出力の位相干渉器を構築した.また，位相干渉器の導波路端部には，吸収体として，その表面に１０ｎｍ程度の金薄膜を積層しており，不安定性の原因となる端面反射波の影響を抑圧した．この位相干渉器に入力する信号を外部位相器を用いて制御し，出力信号の位相を測定する事で，論理動作の検証を行った．導波路に入力する波のひとつを制御入力に用いることで，動作周波数４ＧＨｚにおいて，論理積演算および論理和演算を実証することに成功した．位相干渉器から実験的に得られた出力信号は，その任意の入力位相の組み合わせにおいて，理想的な計算モデルの出力とよく一致しており，スピン波を用いた安定性の高い論理演算が実現可能である事が分かった．さらに，有限要素法を用いて，位相干渉器を伝搬するスピン波の振る舞いを解析することで，従来のリッジ型導波路に代わる，効率のよいスピン波位相干渉器の設計手法に関する知見も得られた．