大規模アナログシステムLSIのビヘイビア・モデル導出とVLSI階層設計への応用

点击翻译按钮获取中文摘要

本研究では、大規模なアナログLSIを効率的に設計するため、下記の成果を得た。・アナログ・ビヘイビアのモデル化手法アナログLSI設計の階層化を図るため、上位設計向けの動作特性近似モデル(ビヘイビア・モデル)の構築方法を検討した。ここでは、設計知識を基に適切な設計変数選択を行ったところ、実験計画法を用いた高精度のビヘイビア・モデルの導出方法を示した。・アナログLSI設計の階層化手法処理時間短縮のため、ライブラリ参照方式のアナログLSIの階層設計手法を提案した。予め、ライブラリに登録されたビヘイビア・モデルを参照することで、システムレベルの動作仕様を効率的にサブ・システムの動作仕様に変換し、トランジスタレベルのシミュレーションなしに高速、かつ高精度な回路最適設計が可能となった。・設計プロトタイプシステムの試作提案手法に基づいた設計プロトタイプシステムを試作した。OTA CMOSフィルタやバイポーラPLLなどの小規模な回路例について設計実験を行い、実際の回路設計において、設計時間短縮が確認された。今後の課題としては、設計知識の効果的な適用方法の検討、より大規模な回路例への対応などが挙げられる。