大規模アナログシステムLSIのビヘイビア・モデル導出とVLSI階層設計への応用
大规模模拟系统LSI行为模型推导及其在VLSI分层设计中的应用
基本信息
- 批准号:08750467
- 负责人:
- 金额:$ 0.64万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Encouragement of Young Scientists (A)
- 财政年份:1996
- 资助国家:日本
- 起止时间:1996 至 无数据
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
本研究では、大規模なアナログLSIを効率的に設計するため、下記の成果を得た。・アナログ・ビヘイビアのモデル化手法アナログLSI設計の階層化を図るため、上位設計向けの動作特性近似モデル(ビヘイビア・モデル)の構築方法を検討した。ここでは、設計知識を基に適切な設計変数選択を行ったところ、実験計画法を用いた高精度のビヘイビア・モデルの導出方法を示した。・アナログLSI設計の階層化手法処理時間短縮のため、ライブラリ参照方式のアナログLSIの階層設計手法を提案した。予め、ライブラリに登録されたビヘイビア・モデルを参照することで、システムレベルの動作仕様を効率的にサブ・システムの動作仕様に変換し、トランジスタレベルのシミュレーションなしに高速、かつ高精度な回路最適設計が可能となった。・設計プロトタイプシステムの試作提案手法に基づいた設計プロトタイプシステムを試作した。OTA CMOSフィルタやバイポーラPLLなどの小規模な回路例について設計実験を行い、実際の回路設計において、設計時間短縮が確認された。今後の課題としては、設計知識の効果的な適用方法の検討、より大規模な回路例への対応などが挙げられる。
This study is aimed at designing large-scale LSI with high efficiency. A construction method for hierarchical LSI design and operation characteristic approximation of high-level design is discussed. This is a design knowledge-based approach to design selection, implementation, and application of high-precision design methods. Hierarchical design method for LSI design is proposed to shorten processing time and improve hierarchical design method for LSI reference. For example, if you want to change the operation mode of the system, you can change the operation mode of the system. If you want to change the operation mode of the system, you can change the operation mode of the system. The design of the project is based on the design of the project OTA CMOS circuit design for small-scale PLL applications, actual circuit design, and design time reduction The future problems are to explore the application methods of design knowledge and effect, and to explore the application methods of large-scale loop design.
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
A.F.Masud,T.Ohtsuka,H.Kunieda: "Translation of Specifications in Hierarchical Analog LSI Design" Proc.of IEEE ISCAS 1996. IV. 735-739 (1996)
A.F.Masud、T.Ohtsuka、H.Kunieda:“分层模拟 LSI 设计规范的翻译”Proc.of IEEE ISCAS 1996。 IV.
- DOI:
- 发表时间:
- 期刊:
- 影响因子:0
- 作者:
- 通讯作者:
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
大塚 友彦其他文献
河川管理者による水害に関する防災教育支援の現状:国土交通省河川事務所を対象としたアンケート調査結果から
河川管理者对水灾的防灾教育支援现状——基于国土交通省河川厅的问卷调查结果
- DOI:
- 发表时间:
2022 - 期刊:
- 影响因子:0
- 作者:
大塚 友彦;多羅尾 進;永井 翠;小泉匡弘;中野航綺,吉崎れいな,湖上碩樹,小川景司,吉岡大介,カンスイン,櫻井友理希,藤﨑万裕,伊藤研一郎,菅原育子.;清水佑輔・橋本剛明・唐沢かおり;川村教一 - 通讯作者:
川村教一
First Year Practice of Social Implementation Type PBLs as Compulsory Subjects and its Educational Effects
社会实施型PBL必修课一年级实践及其教育效果
- DOI:
10.4307/jsee.69.4_52 - 发表时间:
2021 - 期刊:
- 影响因子:0
- 作者:
大塚 友彦;多羅尾 進;永井 翠;佐藤 知正 - 通讯作者:
佐藤 知正
高齢者主体の地域活動におけるIT技術導入過程の分析.
老年人主导的社区活动引入IT技术的过程分析
- DOI:
- 发表时间:
2021 - 期刊:
- 影响因子:0
- 作者:
大塚 友彦;多羅尾 進;永井 翠;小泉匡弘;中野航綺,吉崎れいな,湖上碩樹,小川景司,吉岡大介,カンスイン,櫻井友理希,藤﨑万裕,伊藤研一郎,菅原育子. - 通讯作者:
中野航綺,吉崎れいな,湖上碩樹,小川景司,吉岡大介,カンスイン,櫻井友理希,藤﨑万裕,伊藤研一郎,菅原育子.
着圧レギンス着用時における下腿お問足部の容積変化
穿着压缩紧身裤时小腿和足部体积的变化
- DOI:
- 发表时间:
2019 - 期刊:
- 影响因子:0
- 作者:
鈴木 慎也;木村 知彦;井口 雄紀;大塚 友彦;桐原聡太・邉見由美・伊谷 行;川島佳奈,三野たまき,吉田昭雄,登坂浩美,関根康弘,渡辺一郎 - 通讯作者:
川島佳奈,三野たまき,吉田昭雄,登坂浩美,関根康弘,渡辺一郎
大塚 友彦的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('大塚 友彦', 18)}}的其他基金
Proposal of education model for social implementation based on analysis of career development effect after graduation by social implementation ability cultivated in science and technology education
基于科技教育培养的社会实施能力对毕业后职业发展影响分析的社会实施教育模式建议
- 批准号:
20H01751 - 财政年份:2020
- 资助金额:
$ 0.64万 - 项目类别:
Grant-in-Aid for Scientific Research (B)
高性能アナログLSIに適した回路・レイアウト統合最適設計に関する研究
适用于高性能模拟LSI的集成电路及布局优化设计研究
- 批准号:
07750407 - 财政年份:1995
- 资助金额:
$ 0.64万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)