Research on the Hardware Mechanism to Assist Software based Caohe Coherence Schemes
Research on the Hardware Mechanism to Assist Software based Caohe Coherence Schemes
批准号:
09680334
负责人:
MORI Shin-ichiro
金额:
$2.18万
依托单位:
依托单位国家:
日本
项目类别:
Grant-in-Aid for Scientific Research (C)
财政年份:
1997
资助国家:
日本
项目状态:
已结题
起止时间:
1997 至 1999
中文摘要
为了研究配置回写式缓存的非缓存一致性NUMA系统的基本性能,我们假设了一种配置了自清除缓存的NCC-NUMA体系结构,它能够在不使脏线失效的情况下强制执行未使用的脏线的回写,并通过仿真工作对其性能进行了评估。仿真结果表明:1)如果对应用程序进行适当的优化,NCC-NUMA系统可以获得与CC-NUMA系统相当的性能;2)当网络延迟达到100个处理器周期的数量级时,NCC-NUMA系统的性能优于CC-NUMA系统,3)对于优化后的应用程序,NCC-NUMA系统对CC-NUMA系统的性能增益随着网络时延的增加而增加,但是,对于一些通过私有化或阻塞等技术进行优化以提高内存访问局部性的程序,放置在本地内存中的共享数据的自失效和自清除可能会影响性能。通过为每个本地内存配置2位目录并维护本地缓存状态,该系统与其他基于目录的系统一样保持节点内缓存一致性,从而消除了本地缓存数据的不必要失效和自我清理。通过对该方案的进一步研究,发现2bit目录的自清除缓存方案非常适用于采用单片多处理器的SMP集群系统。
英文摘要
In order to investigate the essential ability of the Non-Cache-Coherent NUMA system configured with write-back cache, we assumed an NCC-NUMA Architecture configured with Self-Cleanup Cache, which has an ability to enforce the write back of unused dirty line without invalidating the line, and evaluated its performance by simulation works.The result of the simulation showed that 1) NCC-NUMA System can achieve comparable performance to CC-NUMA system if some moderate optimizations are forced to the application program, 2) NCC-NUMA System outperforms CC-NUMA System if the network latency arrives to the order of 100 processor cycle, and 3) the performance gain of NCC-NUMA System to CC-NUMA System increases with the increase of the network latency for the well optimized application programs.We also found that, however, for some programs which were optimized to increase the memory access locality with the techniques like privatization or blocking, the self-invalidation and the self-cleanup of shared data placed in the local memory have a possibility of affecting the performance.To deal with this problem, we have proposed the Self-Cleanup Cache with 2bit Directory Scheme. By configuring a 2bit directory with each local memory and maintain the local caching status, intra-node cache coherence in this system is maintained like the other directory based system, so that unnecessary invalidations and self-cleanups of locally cached data disappear. After further study of this scheme, we found that the Self-Cleanup Cache with 2bit Directory Scheme is well applicable to the SMP Cluster system, which adopts the one-chip multiprocessor in particular.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
秤谷 雅史: "超並列計算機 JUMP-1 における分散共有メモリ管理とその性能評価"並列処理シンポジウム JSPP2000. (採録決定). (2000)
Masashi Hazutani:“大规模并行计算机 JUMP-1 中的分布式共享内存管理和性能评估”并行处理研讨会 JSPP2000(已接受)。
DOI:
--
发表时间:
期刊:
影响因子:
--
作者:
[]
通讯作者:
森眞一郎: "並列計算機アーキテクトからみた計算機クラスタ"情報処理. 39・11. 1078-1077 (1998)
Shinichiro Mori:“从并行计算机架构的角度来看计算机集群”信息处理39・117(1998)。
DOI:
--
发表时间:
期刊:
影响因子:
--
作者:
[]
通讯作者:
五島正裕: "Intelligent Cache Controller of a Massively Parallel Processor JUMP-1"Proc.of Int'l Workshop on Innovative Architecture for Future Generation High-Performance Proccesors and Systems. 116-124 (1997)
Masahiro Goto:“大规模并行处理器 JUMP-1 的智能高速缓存控制器”Proc.of 下一代高性能处理器和系统创新架构国际研讨会 116-124 (1997)。
DOI:
--
发表时间:
期刊:
影响因子:
--
作者:
[]
通讯作者:
森 眞一郎: "並列化コンパイラJINPARによる非均質計算機環境向けコード生成手法" 並列処理シンポジウム JSPP'97. 205-212 (1997)
Shinichiro Mori:“使用并行编译器 JINPAR 的异构计算机环境的代码生成方法”并行处理研讨会 JSPP97 (1997)。
DOI:
--
发表时间:
期刊:
影响因子:
--
作者:
[]
通讯作者:
Shin-ichiro Mori: "Introduction to Computer Cluster-A Parallel Computer Architect's View-"IPSJ Magazine,. Vol.39, No.11. 1073-1077 (1998)
Shin-ichiro Mori:“计算机集群简介-并行计算机架构师的观点-”IPSJ杂志,。
DOI:
--
发表时间:
期刊:
影响因子:
--
作者:
[]
通讯作者:
共 21 条
Development of Interactive and Realtime Simulation Frameworks for Massive-Core Supercomputing Environment
-
批准号:25280042
-
项目类别:Grant-in-Aid for Scientific Research (B)
-
资助金额:$11.56万
-
财政年份:2013
-
负责人:MORI Shin-ichiro
-
依托单位:
Development of the Ubiquitous, Collaborative and Interactive Simulation Framework based on the Simulation Caching
-
批准号:25540043
-
项目类别:Grant-in-Aid for Challenging Exploratory Research
-
资助金额:$2.41万
-
财政年份:2013
-
负责人:MORI Shin-ichiro
-
依托单位:
Research on the Active Volume Rendering
-
批准号:13480083
-
项目类别:Grant-in-Aid for Scientific Research (B)
-
资助金额:$8.06万
-
财政年份:2001
-
负责人:MORI Shin-ichiro
-
依托单位:
国内基金
海外基金
登录
查看更多内容
面向长序列基因组分析的流式注意力与动态KV Cache压缩机制研究
-
批准号:JCZRMS202600573
-
项目类别:省市级项目
-
资助金额:--
-
批准年份:2026
-
负责人:
-
依托单位:
面向国产AI芯片的高性能KV Cache管理策略的研究
-
批准号:
-
项目类别:省市级项目
-
资助金额:--
-
批准年份:2025
-
负责人:吴晨涛
-
依托单位:
无状态Cache侧信道防御技术
-
批准号:
-
项目类别:省市级项目
-
资助金额:--
-
批准年份:2023
-
负责人:周喆
-
依托单位:
宽电压时序推测型高速缓存(Cache)电路与架构优化研究
-
批准号:61974024
-
项目类别:面上项目
-
资助金额:60.0万元
-
批准年份:2019
-
负责人:凌明
-
依托单位:
基于测量方法的多核处理器Cache特性分析模型
-
批准号:61602104
-
项目类别:青年科学基金项目
-
资助金额:20.0万元
-
批准年份:2016
-
负责人:张轶
-
依托单位:
面向嵌入式系统的STT-RAM/SRAM混合Cache的优化技术研究
-
批准号:61502321
-
项目类别:青年科学基金项目
-
资助金额:22.0万元
-
批准年份:2015
-
负责人:邱柯妮
-
依托单位:
基于内容感知型去重Cache的磁盘能耗管理策略研究
-
批准号:61572232
-
项目类别:面上项目
-
资助金额:65.0万元
-
批准年份:2015
-
负责人:邓玉辉
-
依托单位:
基于ARM架构的移动智能终端的Cache计时攻击技术研究
-
批准号:61402528
-
项目类别:青年科学基金项目
-
资助金额:26.0万元
-
批准年份:2014
-
负责人:陈财森
-
依托单位:
支持动态可扩展Cache一致性分区的众核处理器关键技术研究
-
批准号:61373032
-
项目类别:面上项目
-
资助金额:78.0万元
-
批准年份:2013
-
负责人:蒋江
-
依托单位:
面向百核处理器Cache一致性协议的高效片上网络研究
-
批准号:61303065
-
项目类别:青年科学基金项目
-
资助金额:25.0万元
-
批准年份:2013
-
负责人:马胜
-
依托单位: