純スピン流書き込み技術を搭載した超低消費電力・縦型ゲルマニウムＭＯＳＦＥＴの創製

本研究では，研究代表者がこれまで開発してきた『ホイスラー合金/Ge/ホイスラー合金』縦型構造の作製技術をベースとして，純スピン流を動作原理に利用した縦型GeスピンMOSFETの動作実証を目指している．本年度の研究実施状況を以下に記す．本年度は，前年度の研究で明らかになった課題を踏まえ，Geチャネル層とFe3Si下部電極の界面電気伝導を制御するため，Ge薄膜へのドーピング効果を検討した．前年度の検討により，作製したGe薄膜は高いキャリア濃度のp型伝導を示すことが明らかになっていたことから，Ge薄膜成長時にn型不純物であるSbを同時に蒸着し，Ge薄膜のn型化による界面電気伝導の改善を検討した．Sbの蒸着セル温度を250 ºCから300 ºC変化させSbの蒸着量を制御することで，p型伝導からn型伝導への変化を観測することができた．しかし，それと同時に，Ge薄膜の結晶性の劣化を生じた．Sbの過剰供給による偏析の影響が結晶性の劣化に影響していると考えられ，偏析を最小化する新手法を検討する必要がある．

本研究では，研究代表者がこれまで開発してきた『ホイスラー合金/Ge/ホイスラー合金』縦型構造の作製技術をベースとして，純スピン流を動作原理に利用した縦型GeスピンMOSFETの動作実証を目指している．本年度の研究実施状況を以下に記す．本年度は，前年度の研究で明らかになった課題を踏まえ，Geチャネル層とFe3Si下部電極の界面電気伝導を制御するため，Ge薄膜へのドーピング効果を検討した．前年度の検討により，作製したGe薄膜は高いキャリア濃度のp型伝導を示すことが明らかになっていたことから，Ge薄膜成長時にn型不純物であるSbを同時に蒸着し，Ge薄膜のn型化による界面電気伝導の改善を検討した．Sbの蒸着セル温度を250 ºCから300 ºC変化させSbの蒸着量を制御することで，p型伝導からn型伝導への変化を観測することができた．しかし，それと同時に，Ge薄膜の結晶性の劣化を生じた．Sbの過剰供給による偏析の影響が結晶性の劣化に影響していると考えられ，偏析を最小化する新手法を検討する必要がある．