Extending the Verilog to Routing Project to Support Targeting Three-Dimensional Field-Programmable Gate Arrays
将 Verilog 扩展到路由项目以支持针对三维现场可编程门阵列
基本信息
- 批准号:444827-2013
- 负责人:
- 金额:$ 1.27万
- 依托单位:
- 依托单位国家:加拿大
- 项目类别:Alexander Graham Bell Canada Graduate Scholarships - Master's
- 财政年份:2013
- 资助国家:加拿大
- 起止时间:2013-01-01 至 2014-12-31
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
No summary - Aucun sommaire
无摘要- Aucun sommaire
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
数据更新时间:{{ journalArticles.updateTime }}
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
McCullough, Conor其他文献
McCullough, Conor的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('McCullough, Conor', 18)}}的其他基金
Exchange to Bonn-Rhein-Sieg University to investigate hardware-accelerated head-tracking of the user in an immersive virtual 3D environment
交换到波恩莱茵西格大学研究沉浸式虚拟 3D 环境中用户的硬件加速头部跟踪
- 批准号:
454958-2013 - 财政年份:2013
- 资助金额:
$ 1.27万 - 项目类别:
Canadian Graduate Scholarships Foreign Study Supplements
VTR: An Experimental Computer-Aided Design Flow
VTR:实验性计算机辅助设计流程
- 批准号:
450099-2013 - 财政年份:2013
- 资助金额:
$ 1.27万 - 项目类别:
University Undergraduate Student Research Awards
相似国自然基金
C/Verilog程序的MSVL验证理论与方法
- 批准号:91418201
- 批准年份:2014
- 资助金额:160.0 万元
- 项目类别:重大研究计划
相似海外基金
Hardware (Verilog HDL) design for next generation 3D cameras
下一代 3D 相机的硬件 (Verilog HDL) 设计
- 批准号:
526465-2018 - 财政年份:2018
- 资助金额:
$ 1.27万 - 项目类别:
University Undergraduate Student Research Awards
Hardware (Verilog HDL) design for next generation 3D cameras
下一代 3D 相机的硬件 (Verilog HDL) 设计
- 批准号:
526464-2018 - 财政年份:2018
- 资助金额:
$ 1.27万 - 项目类别:
University Undergraduate Student Research Awards
Hardware (Verilog HDL) design for next generation 3D cameras
下一代 3D 相机的硬件 (Verilog HDL) 设计
- 批准号:
527339-2018 - 财政年份:2018
- 资助金额:
$ 1.27万 - 项目类别:
University Undergraduate Student Research Awards
Development of Verilog codes to control an implantable microelectronic brain machine interface chip
开发Verilog代码来控制植入式微电子脑机接口芯片
- 批准号:
482980-2015 - 财政年份:2015
- 资助金额:
$ 1.27万 - 项目类别:
University Undergraduate Student Research Awards
Multi-disc. co-simulation: optical @ electrical components using Verilog-AMS
多盘。
- 批准号:
400786-2010 - 财政年份:2010
- 资助金额:
$ 1.27万 - 项目类别:
University Undergraduate Student Research Awards
CPA-DA: Low Power Asynchronous Circuits from Traditional Clocked Verilog and ASIC CAD
CPA-DA:来自传统时钟 Verilog 和 ASIC CAD 的低功耗异步电路
- 批准号:
0810408 - 财政年份:2008
- 资助金额:
$ 1.27万 - 项目类别:
Standard Grant